あるものとする．（B は定数）
dox=√
Bt (5.1)
〔解答5.1〕
dox
が
√t
に比例するので，
doxを
2倍にするには
tは
4倍にする必要がある．した がって，求める時間は
2時間である．
【例題5.2】
シリコンの原子量は
28，質量密度は2.33×103kg/m3である．また，SiO
2の原子量 は
60，質量密度は2.27×103kg/m3である．これらの数値を用いて，シリコンを酸化 すると体積が何倍に増えるかを求めよ．ただし，アボガドロ数
NAは
6.02×1023/molであるとする．
〔解答5.2〕
Si
の原子密度
NSiと
SiO2中の
Siの原子密度
NSiO2は
NSi =2.33×103kg/m328 6.02×1023/mol
≒5.01×1025/m3 (5.2)
NSiO2 =2.27×103kg/m3 60 6.02×1023/mol
=2.28×1025/m3 (5.3)
である．Si 原子
1個当たりの体積は原子密度の逆数なので，
5.01×1025/m3
2.28×1025/m3 ≒2.2 (5.4)
より，体積は
2.2倍になる．
【例題5.3】
集積回路中の抵抗に関して以下の問に答えよ．
(1)
バイポーラ集積回路では抵抗は一般にベース領域と同時に作られるため，深さ
dは一定であるとしてよい．このとき，抵抗
Rは長さ
lと幅
wの比により決定 されることを示せ．
(2)
抵抗率
ρを深さ
dで割った値
ρd
を面積抵抗率
ρs[Ω/□]あるいはシート抵抗と呼 ぶ．面積抵抗率が
150Ω/□であるとき，長さ
100µm，幅10µmの抵抗の値を求 めよ．
〔解答5.3〕
(1)
R=ρ l dw =ρ
d· l
w (5.5)
であり，d が一定なので，抵抗
Rは長さ
lと幅
wの比により決定される．
(2)
R=ρs· l
w =150Ω/□×100µm
10µm =1.5 kΩ (5.6)
問題5.1
以下の記述が正しい場合には○を，間違っている場合には×を記せ．
(1) ウェーハ上の回路を1個ずつ切り離す技術をダイシングと呼ぶ．
(2) チップ上の電極と外部へ接続するための電極の間の配線をすることをスライシングと 呼ぶ．
(3) エピタキシャル成長とは多結晶薄膜を作製する技術である．
(4) 熱酸化で作製したシリコン酸化膜は化学気相成長で作製したシリコン酸化膜より特性が 良い．
(5) CZ法は半導体単結晶を作製する技術の一つである．
(6) ULSIの素子数はVLSIより多い．
(7) バイポーラ集積回路は消費電力が小さい．
(8) TTL論理回路はバイポーラ集積回路の一つである．
(9) バイポーラ集積回路ではpn接合分離が用いられる．
(10) 集積回路ではコンデンサを作製することはできない．
(11) 集積回路ではコンタクトホールを用いて基板上の素子と電極を接続する．
(12) MOSFETとJFETを組み合わせた回路をCMOS回路と呼ぶ．
(13) CMOS集積回路はnチャネルのMOSFETだけを使っている．
(14) CMOS集積回路は消費電力が大きい．
(15) CMOS集積回路ではディジタル信号は扱えない．
(16) CMOS集積回路ではpn接合分離が用いられる．
問題5.2
図5.1は集積回路の製造過程を示したものである．以下の説明文に当てはまる語句を選択肢の 中から選び，その過程を図5.1中の(i)から(iii)の中から選べ．
インゴット ウェーハ
(i)
回路作製
チップ
(ii) (iii)
封入
パッケージ
図
5.1問題
5.2図
(1) チップ上の電極と外部に接続するための電極の間の配線をする．
(2) ウェーハ上の回路を1個ずつ切り離す．
(3) インゴットを円盤状に切断し，表面を研磨する．
選択肢：スライシング・ポリッシング，ボンディング，ダイシング，
問題5.3
以下の説明は集積回路作製に用いられる技術を説明したものである．それぞれの技術の名称と して最もふさわしいものを選択肢の中から一つ選べ．
(1) 液体のシリコンから単結晶シリコンを作る．
(2) シリコン基板上にさらに単結晶シリコンを成長させる．
(3) 酸素中または水蒸気中で加熱することにより酸化膜を作る．
(4) 気体同士の化学反応を用いて単結晶上に酸化膜や窒化膜を作る．
(5) 加熱することでドーパントをシリコン基板中に移動させる．
(6) イオン化したドーパントをシリコン基板中に打ち込む．
(7) 感光させることで合成樹脂でできた塗料の一部分を取り除き図形を作る．
(8) シリコン基板上に作られた膜を化学的または物理的に除去する．
(9) 金属の蒸気を飛ばして金属膜を作製する．
(10) 高融点金属にアルゴンイオンを衝突させて金属原子を弾き飛ばして金属膜を作製する．
選択肢：
化学気相成長，引き上げ法，イオン打ち込み，エピタキシャル成長，スパッタリング，
熱酸化，エッチング，熱拡散，蒸着，フォトリソグラフ 問題5.4
図5.2のようにある種類の気体を流しながらシリコン基板を加熱すると表面に各種の膜を作る ことができる．以下の(1)から(8)に示す気体の場合にどのような膜ができるかを，選択肢(a) から(e)の中から選べ．
Si
加熱 気体
Si
図
5.2問題
5.4図
(1) SiH4+ B2H6→[ ](2) O2+ Ar→[ ] (3) SiH4+ AsH3→[ ] (4) SiH4+ NH3→[ ] (5) H2O + Ar→[ ] (6) SiH4→[ ] (7) SiH4+ PH3→[ ] (8) SiH4+ O2→[ ]
選択肢：
(a) Si (b) n-Si, (c) p-Si, (d) SiO2,(e) Si3N4, 問題5.5
図5.3は半導体集積回路作製で用いられる技術の概念図である．図の(a)から(f)の技術の名 称としてもっともふさわしいものの名称を選択肢の中から選べ．
選択肢：
熱酸化，CVD，蒸着，スパッタリング，イオン打ち込み，熱拡散，引き上げ法，エッ チング
イオン化した不純物
(a)
基板
金属 ヒーター
(b)O2
SiO2
シリコン基板
(c)
高融点金属
(d)
基板
Ar+
ドーパント
基板
(e)化学反応
基板
(f)図
5.3問題
5.5図
問題5.6
(1) 集積回路で用いられる素子分離技術を3つ挙げよ．
(2) 半導体基板上に作製された素子と配線を接続するために空ける孔のことを何と呼ぶか答 えよ．
(3) 多結晶シリコンを用いた電極を利用して，電極とエミッタ・ベース領域あるいはソース・
ドレイン領域の位置を合わせることを何と呼ぶか答えよ．
(4) 寄生MOSを防ぐために酸化膜下部に作られる層のことを何と呼ぶか答えよ．
(5) イオン注入によりMOSFETのしきい値を制御することを何と呼ぶか答えよ．
問題5.7
図5.4はバイポーラ集積回路の構造図である．
n+
p n n+
p+ p+
n+ (iv)
(vi) (v)
(i) (ii)
(i) (iii)
図
5.4問題
5.7図
(1) 図中(i)から(iii)の電極の名称を記せ．(2) 図中(iv)の部分の名称を答えよ．
(3) 図中(v)の部分の名称を答えよ．
(4) 図中(vi)の領域の名称を答えよ．
(5) 図中(iv)の部分を形成する目的を述べよ．
(6) 図の集積回路で用いられている素子分離技術の名称を答えよ．
問題5.8
以下に示すバイポーラ集積回路の作製過程の説明に最もふさわしい図を図5.5中の(i)から(ix) の中から選べ．
(1) コレクタ領域作製 (2) ベース領域作製
(3) アイソレーション領域作製 (4) 埋め込み層作製
(5) 引出層作製 (6) 酸化膜作製
(7) コンタクトホール作製 (8) 電極作製
(9) エミッタ領域作製 問題5.9
図 5.6に示す正方形MOSコンデンサの静電容量の値を求めよ．ただし，１辺の長さL は 75µm，SiO2の膜厚は20 nmとする．
n+ p
p+ n n+
n n p+ n
n+ p
(ix)
n+ p
p+ n n+
n n p+ n
n+ p
n+ p
p+ n n+
n n p+ n
n+ p
p
p+ n n+
n n p+ n
n+ p
p+ n n+
n n p+ n
n+ p
p+ n
n p+ n
n+ p
n
n+ p
n+ p
(i) p
Si SiO2 金属
(ii)
(iii)
(vi) (iv)
(v)
(vii)
(viii)
図
5.5問題
5.8図
p+ n+ p+
n p L
図
5.6問題
5.9図
問題5.10
集積回路では抵抗率ρを深さdで割った値ρ
d を面積抵抗率ρs[Ω/□]と呼ぶ1．図5.7のように 抵抗領域の長さLが120µm，幅W が30µmであるとする．面積抵抗率が160Ω/□であると きの抵抗の値を求めよ．
p
p+ n p+
p
p n
d W L
図
5.7問題
5.10図
問題5.11
以下に示すnMOS集積回路の作製過程の説明に最もふさわしい図を図5.8の(i)から(viii)の 中から選べ．
(1) 絶縁膜堆積
(2) ソース・ドレイン領域作製 (3) しきい値電圧制御
(4) Si3N4/SiO2膜作製 (5) 金属電極作製・配線 (6) ゲート電極作製 (7) フィールド酸化膜作製 (8) チャネルストッパ作製
1“単位面積当たりの抵抗”ではないことに注意する．
n+ n+
p+ p p+
(viii)
n+ n+
p+ p p+
(vii)
n+ n+
p+ p p+
(vi)
As
p+ p p+
(v)
p+ p p+
(iv)
B/As
p+ p p+
(iii)
p+ p p+
(ii)
B p (i)
Si SiO2 Si3N4 poly-Si 金属
図
5.8問題
5.11図
問題5.12
CMOS集積回路で用いられるトランジスタの種類を2つ挙げよ．
問題5.13
図5.9はCMOS集積回路の構造図である．
(1) pチャネルMOSFETは図の (i)と(ii)の点線で囲まれた部分のどちら側に作られてい るか答えよ．
(2) 図の集積回路で用いられている素子分離技術の名称を答えよ．
(3) 図の(iii) の点線で囲まれた部分にチャネルができて電流が流れる現象を何と呼ぶか答
えよ．
p+ p+
n+ n
p p+
p p n+ p n+
p
(i) (ii)
(iii)
図
5.9問題
5.13図
問題5.14
以下に示すCMOS集積回路の作製過程に最もふさわしい図を図5.10の(i)から(vii)の中から 選べ．
(1) 金属電極作製 (2) ゲート電極作製
(3) ソース・ドレイン領域作製 (4) nウェル作製
(5) チャネルストッパ作製 (6) チャネルドーピング (7) フィールド酸化膜作製 問題5.15
以下の文章は前問の図5.10を説明したものである．空欄【1】から【9】に対して最もふさわし い語句を選択肢（ア）から（サ）の中から選べ．
図5.10の(i)の過程ではリンイオンを加速して基板内に移動させる【1】が用いられる．(ii) の過程では，まず気体間の化学反応を用いた【2】によりSi3N4とSiO2を堆積させる．その後，
化学反応を用いた【3】により不要なSi3N4/SiO2 膜を除去する．その後でチャネル【4】を作
製する．(iii) の過程ではフィールド酸化膜を作成するが，このとき，加熱することで酸化膜を
作成する【5】が用いられる．(iv)の過程では【1】を用いてしきい値電圧の制御であるチャネル
【6】をする．(v)の過程では【2】と【3】により多結晶シリコンでゲート電極を作製する．(vi) の過程では【1】によりソース領域とドレイン領域を作製する．このときゲート電極とソース・
ドレイン領域の位置関係が自動的に決まる【7】が行われる．(vii)の過程では素子と電極を接続 するための【8】を作製した後で，金属電極を作製する．このとき，金属を気体にして基板に付 ける【9】が用いられる．
選択肢：
（ア）CVD，（イ）イオン打ち込み，（ウ）ストッパ，（エ）エッチング，（オ）ドーピン グ，（カ）コンタクトホール，（キ）熱酸化，（ク）蒸着，（ケ）熱拡散，（コ）自己整合，
（サ）アニーリング
n
Si SiO2 Si3N4 poly-Si 金属
p n+ p+ p+
p p+
p n+ n+
p p (vii)
p n+ p+ n p+
p p+
p n+ n+
p p (vi)
B/As
p n p p p p
(v)
p n p p p p
(iv)
B
p n p p p p
(iii)
p n p p p p
(ii)
n p
(i)
B P
図
5.10問題
5.14図
第 6 章
光素子
【例題6.1】
シリコンにおいて光励起が起こる最大波長
λmaxを求めよ．シリコンの禁制帯幅は
1.12 eV
とし，不純物の影響は考えない．
〔解答6.1〕
λmax= hc
qEg = 6.63×10−34J·s×3.00×108m/s
1.60×10−19C×1.12 eV ≒1.11µm (6.1)
【例題6.2】