DTDとXMLプロセッサ
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... ■ Write data ■ Number of read data bytes アドレスがフラッシュ・コマンド・アドレス・レジスタ（flashcmdaddr）によって 指定されます。これらの設定が指定されていると、そのソフトウェアは、flashcmd レジスタのコマンド・フィールド（execcmd）を実行し、flashcmd レジスタのコマ ...
22
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... たは提供前に安全を目的 と し て十分な テ ス ト を行 う も の と し ます。 セーフ テ ィ 設計な し にセーフ テ ィ アプ リ ケーシ ョ ンで製品 を使用する リ ス ク はすべて顧客が負い、 製品の責任の制限を規定す る 適用法令お よ び規則にのみ従 う も の と し ます。 © Copyright 2013-2016 Xilinx, ...
157
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... Nios プロセッサの命令セットは、C および C++ からコンパイルしたプロ グラムをサポートするように制定されています。 この命令セットには、 算 術計算やロジック処理など、標準的な命令セットの他に、ビット処理、 バイト抽出、データ移動、制御フロー変更などの命令セット、条件設定 が可能な小さな命令セットが含まれています。この小さな命令セットを ...
116
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... の と 想定 さ れます。 こ の ため、 ETM は ウ ェ イ ポ イ ン ト と 呼ばれ る プ ロ グ ラ ム実行の特定点でのみ ト レース を生成 し ます。 こ れに よ り 、 ETM で生成 さ れ る ト レース データ量を削減で き ます。 ウ ェ イ ポ イ ン ト は、 例外な ど、 プ ロ グ ラ ム フ ローま たは イベン ト の変化です。 ト レース ツールでは、 ウ ェ イ ...
156
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Zynq-7000 AP SoC では、Vivado IP インテグレーターを使用して、XML 形式のアプリケーションでハー ドウェア プラットフォーム情報をほかのデータ ファイルと共に取り込みます。これらの情報がソフトウェア デザイン ツールで使用され、ボード サポート パッケージ ライブラリが作成およびコンフィギュレーション され、コンパイラ オプションが推論され、プロセッシング ロジックがプログラムされ、JTAG ...
109
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... パイプラインの先行読み出しコマンドは、このインタリーブされた方式でキューか らデータを読み出すことができます。パラメータの <PP> は、使用可能なプレーン数 の倍数としてのページ合計を示しており、ブロック・アドレスはプレーン・アライ ンメントされている必要があります。これによってブロック・アドレスがデータの 各ページ・サイズ単位でインクリメントされている間、ページ・アドレスが一定に ...
36
アプリケーションプロセッサを用いた画像ソリューションの構築
... 本稿では，アプリケーションプロセッサ「MB86S62」を用いた画像アプリケーションプ ラットフォームの事例を紹介する。 Abstract The imaging solutions using application processors is a form of providing customers with an application platform including software and ...
10
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 信号リファレンス A.1.46 NMI (I) NMI 信号は、マスク不可割り込み信号である。NMI をアサートすると、内部で与えられたベクタ 値 2 を持つ割り込みが発生する。外部割り込み確認トランザクションは発生しない。NMI サービ ス・ルーチンの実行中に NMI がアサートされた場合は、その NMI は保留され、NMI サービス・ ルーチンが EOI を実行した後で認識される。アサートされた NMI は、最大 1 ...
82
「FPGAを用いたプロセッサ検証システムの製作」
... 例えば演算を実行するときの問題を考える。加算命令の次の命令がその加算結果に対するシフ トであった場合、データが間に合わずハザードが起きる。前の加算命令がフェッチされたとき、 次のシフト命令はまだメモリの中である。次のクロックでは加算命令が ID ステージへと進み、 演算に必要なオペランドをレジスタファイルから読み出す。シフト命令は IF ステージで読み出 される。次のクロックでは、加算命令が EX ...
33
/07/16 P.2 P.3 NskNewsML NskNewsML P NewsML 1 ContentItem/Comment P.22 NSK Property 4 ( ) "( ) P.111 NewsML NewsML P.4 NewsMLv1.0.dtd
... 2001 年の IPTC 年次総会で日本新聞協会から大幅な追加を要望し、過半数が承認された。追加手続きと しては、日本で追加するサブジェクトコードを検討し英語の説明を付加したものを会議の 3 週間前に IPTC に提出、IPTC の分科会での検討を経て、全体会議で検討された。検討の中で、「スポーツリーグ名」「選 挙情報」「政党」などの各国独自の情報を含むものは、キーワードに含むべきものとして承認されなかっ ...
154
FPGAを用いた行列計算専用プロセッサの設計
... 化したコンピュータである専用コンピュータを用いる手法が O (N) 法に代表される新 アルゴリズムの開発とともに一般的になってきた。本研究では行列計算を対象とし、 専用プロセッサを設計することによって計算時間短縮を試みる。 また従来、対象のアーキテクチャの性能評価を行うには大別して、ソフトウェアで エミュレーションを行う方法、あるいは実際に対象のアーキテクチャをハードウェアと ...
139
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... sdmmc_drv_clk と sdmmc_sample_clk クロックを生成するために使用されます。 これら の位相シフタは、0、45、90、135、180、225、270、および 315 度を含む最大 8 つの 位相シフトまで提供します。 sdmmc_sample_clk クロックは、位相シフタからの出力 によってドライブすることができます。位相シフトの度合いと sdmmc_sample_clk ...
88
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... IN トランザクションの場合、USB ホスト・コントローラは、すべての周期と非周期 的なトランザクション用として 1 つの受信 FIFO バッファを使用します。パケットが システム・メモリに転送されるまで、コントローラは、受信 FIFO バッファで USB デ バイスからパケットのペイロードを保持します。また、受信 FIFO バッファは、受信 した各パケットのステータスも保持します。ステータス・エントリは、受信された ...
18
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... A: マイクロソフトは価格およびライセンスに関する決定を慎重に行っています。すべての価格設定は、製品価値、顧客およびパート ナー フィードバック、および市場状況の変化が考慮に入れられています。Windows Server Standard エディションと Windows Server Datacenter エディションの間では、Windows Server Datacenter ...
13
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... f DMA コントローラについて詳しくは、 Cyclone V デバイス・ハンドブック の Volume 3 の 「 DMA Controller 」 の章を参照してください。 送信 FIFO が連続的にシリアル転送を実行できるように、十分な頻度で DMA からデー タをフェッチする必要があります。つまり、FIFO バッファが空になり始めたら、別 の DMA リクエストがトリガーされる必要があります。そうしないと、FIFO ...
26
システム必要条件--HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS Foundation
... CGIツールとアプリケーション ·································································································41 Java ...
78
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... 例するため，次数が数千にも及ぶ実際の数値計算では実用に耐えないほど非常に多 くの時間を必要とする． この計算時間を短縮しようと，これまで並列化コンピュータを用いたソフトウェ ア的な手法が試みられてきたが，やはり限界があり，それほどの改善は見込まれな い．その原因として，現在使われているワークステーションなどは，どの問題にも 対処できるように設計されているため，汎用性には優れているものの，個々の問題 ...
89
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... 同マルチメディア・プロセッサーは、ARM11CPU コアを搭載した製品で、AC3 含めた各種オーディオコーデッ クはもちろん、Full HD(1080P)まで対応した MPEG1/MPEG2/MPEG4/H,264/VC-1/RV/JPEG のビデオコーデック など、多彩な AV コーデックライブラリーをサポートしています。また高性能 3D グラフィックアクセラレー ...
5
ＴＩのSitaraプロセッサ上のEtherNet/IP
... Sitara プロセッサに統合する場合、 PRU は MAC 学習、ストーム防止、 パケット 統計などの機能を含む基本的なイーサネット・スイッチ・プロトコルを実装します。各 PRU を構成 している 2 つのリアルタイム・コアは、それぞれが独立して 2 つの物理ポートを制御します。図 に示すように、各 PRU コアが 1 組の RX/TX を制御します。 PRU コアは、特別な命令セットや共 ...
13