２０１４年１０月２９日
ＮＥＣプラットフォームズ(株)
福井 祥布
MathWorks Japan
柴田 克久
アルゴリズムとRTLを統合した
検証プラットフォームの
開発と適用
MATLAB EXPO ２０１４Page 2 © NEC Platforms, Ltd. 2014. All rights reserved
アジェンダ
-１．はじめに
‐ ＮＥＣプラットフォームズ(株)の紹介
by 福井
‐ モデルベースデザインによるFPGA/ASIC開発 by 柴田
２．ソフトウエア無線の設計技術動向
by 福井
３．プロジェクトのゴールとチャレンジ
by 福井
４．プロジェクト詳細説明
by 福井
５．FPGA/ASICのためのモデルベース検証
by 柴田
６．まとめ
by 福井
Page 3 © NEC Platforms, Ltd. 2014. All rights reserved ＮＥＣエンベデッドプロダクツ テープストレージ事業
NECプラットフォームズの紹介
NECグループの生産会社４社と、テープストレージ事業、サーバ基盤事業、および BUのSC統括機能を統合し、ICT機器の開発・生産・販売を担う新会社を設立 NECアクセステクニカ NECインフロンティア NECインフロンティア東北 NECコンピュータテクノNECプラットフォームズ
株式会社
NECの社会ソリューション事業を 支えるICT基盤(プラットフォーム)の 開発・生産を一元的に担う会社 ＮＥＣシステムプラットフォームBU ＳＣ統括機能 ＮＥＣソリューションイノベータ サーバ基盤事業 2014年10月統合 2014年7月設立Page 4 © NEC Platforms, Ltd. 2014. All rights reserved
NECプラットフォームズの概要
商
号
： NECプラットフォームズ株式会社
(英文：NEC Platforms, Ltd.)本
社
：
東京本社 ：東京都千代田区神田司町2-3代 表 者 ： 代表取締役 執行役員社長 保坂 岳深
資 本 金 ： 103億3千1百万円 （NEC全額出資）
売 上 高 ： 2,312億円
(連結)
<2014年3月期 単純合算ベース>社 員 数 ： 約5,400人
(連結)
<2014年10月>主 要 事 業 ： ICT機器の開発・生産・販売
事 業 所 ： 国内 8
（高津、墨田、掛川、甲府、米沢、松山、白石、茨城）営 業 拠 点 ： 国内 25
（東日本、関東、中部、関西、西日本の主要都市）関 連 会 社 ：
国内 3
（静岡日電ビジネス、エヌ・エヌ・ティ、NECインフロンティア アメニティズ）海外 2
（NECプラットフォームズ タイ、NECアクセステクニカ蘇州）Page 5 © NEC Platforms, Ltd. 2014. All rights reserved
ＮＥＣプラットフォームズの事業領域
ビジネスＰＣ タブレット サーバ/ネットワーク サービスステーション 流通（外食・専門店） オフィスソリューション その他（公共・製造） フ ロ ン ト オ フ ィ ス バ ッ ク オフ ィ ス SV9000シリーズ Expressシリーズ ルータ/無線LAN プロジェクタ デジタル サイネージ 店舗ＷiFi 自動釣銭機 監視カメラ カード決済 ターミナルマーケット・ニーズと当社の強みを有機的に結合し、
お客様に最適なソリューション・サービスを提案
QXシリーズ IXシリーズ6
© 2014 The MathWorks, Inc.
7
開発プロジェクトは「異文化交流」である
一般的なプロジェクトではエンジニアは設計フローの一部を担当: メンバー各自のスキル、経験からもたらされる 価値ある専門知識 が プロジェクトの推進力 対象システムが複雑になるほど、コミュニケーションは困難 – バックグラウンドの技術、手法が異なる – 所属する組織、グループが異なる – 専門知識の深さ vs. 相互理解のしやすさ アルゴリズム 仕様・方式検討 システム設計 ハードウェア検討 検証エンジニア （単体/統合） 組込みソフトウェア ファームウェア Etc.8
典型的なシステムモデルの構成
Algorithmic System-level Testbench
Component Model Analysis Component Model Environment Model Data Source Algorithm アルゴリズム は外部環境とコンポーネントを通じ相互作用 アルゴリズム はデータの入力により動作 アルゴリズム の機能・性能は出力結果により解析
9
モデルベースデザインによるFPGA / ASIC開発
統合 実装 テスト＆検証 RF & アナログ HDL トランジスタ MCU DSP FPGA ASICC/C++ システム設計 環境モデル タイミング・制御ロジック デジタルモデル アナログモデル RFモデル アルゴリズム 要件定義・仕様 研究成果 マルチドメインシステムのモデル – システム動作の調査、最適化 – チーム横断的な協調作業 自動コード生成 – 実装トレードオフの調査、最適化 – ビット精度での実装コード – プロトタイピング モデルを再利用したテスト&検証 – 開発初期で設計エラーを検出 – レグレッションテストの自動化
10
モデルベースデザインの導入効果
0 50 100 150 200 250 Without MathWorks Tools With MathWorks Tools Days プロジェクト全体にわたる作業時間Requirements System Design Implementation Integration Testing
*MathWorks study done across companies developing mixed-signal systems in The Netherlands and Germany
開発時間全体の
30%を短縮
Page 11 © NEC Platforms, Ltd. 2014. All rights reserved
ソフトウェア無線（ＳＤＲ）とは
アナデジ変換とソフトウェア処理により無線機を実現する夢の技術
現実には、アナデジ変換後をデジタル化。変復調をFPGA-DSPハイ
ブリッド構成で、高速並列演算処理と複雑多機能演算処理を実現
デジタル変復調技術は、数学/数式による理論展開の世界
アナデジ 変換 アナログ 信号処理 デジタル 信号処理 FPGA DSPアナログ
デジタル
RF信号 変復調(MODEM) ADC DAC 送信 受信図．ソフトウェア無線
Page 12 © NEC Platforms, Ltd. 2014. All rights reserved
ソフトウエア無線の設計技術動向
MATLABによるアルゴリズム開発が広く普及
MATLABによりアルゴリズム検証し、ＦＰＧＡに実装 他分野に比べ、アルゴリズム設計者とＨＷ設計者とのＧａｐ大 → MATLAB/Simulinkは設計文化交流ツール ＦＰＧＡ実装後機能検証する従来手法の限界
実装する前に検証を完了し、ＧｏｌｄｅｎＲＴＬ完成するＡＳＩＣ手法へ タイミング検証（タイミング制約条件、ＣＤＣ）の必要性 設計言語はＶｅｒｉｌｏｇとＶＨＤＬのバイリンガル
ＦＰＧＡ設計ではＶＨＤＬまだ多い 検証言語はＳｙｓｔｅｍＶｅｒｉｌｏｇまだ少ない アナログ回路、組込みソフトウェアとデジタル回路の協調設計環境
統合設計検証環境の整備不十分 アナログ回路とＤＳＰ等の検証モデルが一般化せずPage 13 © NEC Platforms, Ltd. 2014. All rights reserved
プロジェクトのゴールとチャレンジ
ゴール
ソフトウエア無線分野への検証サービス事業の橋頭堡確立
汎用性高いソフトウエア無線向け検証プラットフォーム構築
変復調用ＦＰＧＡ部分に適用し、設計品質の担保と将来の性能
向上に向けた解析環境提供
チャレンジ
新しいシステム技術領域のスキル習得
デジタル変復調などのソフトウエア無線技術の深耕 モデルベース設計手法（MathWorks社MATLAB/Simulink） 異なるベンダー間での設計ツール統合
MathWorks社SimulinkとSynopsys社VCSのインタフェース開発 ３社による共同プロジェクトの推進
半年という短開発期間 円滑な連結テストと適用Page 14 © NEC Platforms, Ltd. 2014. All rights reserved 自主学習 検証プラットフォーム構築
プロジェクト全体日程
1st month 2nd 3rd 4th 5th 6th 7th 8th 9th 10th ・全体スケジュール ・３社マネージメント会議 (Synopsys、MathWorks、NES) ・３社テクニカル会議 (Synopsys、MathWorks、NES) 随時 受信性能解析 技術蓄積（MATLAB) 顧客情報による学習・MathWorks社との関係 比較対象(MATLAB) モデル生成（Simulink)
・評価ライセンスの提供 ・セミナーの実施 ・選任者によるサポート モデル作成 可視化 解析 モデル作成 可視化 解析
Page 15 © NEC Platforms, Ltd. 2014. All rights reserved
検証プラットフォームの概要
ＡＤＣ DSP ＤＡＣ 変調部 図．SDR向け検証プラットフォーム アナデジ 変換 アナログ 信号処理 デジタル 信号処理 復調部 DUT （FPGA） テストベンチ 性能解析環境 マルチ言語対応
アルゴリズム開発： MATLAB/Simulink デザイン： ＶＨＤＬ テストベンチ： Verilog HDL、 System Verilog、Ｃ言語 アナログ信号処理、アナデジ変換
およびデジタル信号処理の一部の
Simulinkによるモデル化
（DPI-CでVCSに統合）
フィールドデータとパラメタライズＣ
モデルによる性能解析
性能解析環境（ＢＥＲ、アイパターン
コンスタレーション）
MATLAB/Simulink VCS フィールド データ Cモデル生成 人手作成 Cモデル生成 パラ メータ FPGA 実装Page 16 © NEC Platforms, Ltd. 2014. All rights reserved
１ｓｔ フェーズ（無線技術習得）
アナログ 信号処理 アナデジ 変換 デジタル 信号処理 変調 復調 符号化 復号化 変調 復調 符号化 復号化 DAC ADC 無線 部 DSP FPGA 一般構成 顧客アルゴリズム （MATLABコード） 実構成 配列表示 波形表示 MATLABで実行Page 17 © NEC Platforms, Ltd. 2014. All rights reserved
２ｎｄ フェーズ（受信性能解析）
変調 復調 符号化 復号化 変調 復調 符号化 復号化 DAC ADC 無線 部 DSP FPGA 顧客アルゴリズム （MATLABコード） RTLシミュレーション 用テストベンチ 受信データ 実測データ 復調データ 復調データ モデル 内部信号の比較Page 18 © NEC Platforms, Ltd. 2014. All rights reserved
３ｒｄ フェーズ（検証プラットフォーム構築）
変調 復調 符号化 復号化 変調 復調 符号化 復号化 DAC ADC ノイズ 付加 C+DPIC FPGA 顧客アルゴリズム （MATLABコード） Simulink データ 生成 データ 比較 ノイズ付加モデル （Simulinkモデル by MathWorks） DAC ADC ノイズ 付加 Simulink C+DPIC パ ラ メ ー タ パ ラ メ ー タ 復調データ 復調データ RTLシミュレーション 用テストベンチ モデルPage 19 © NEC Platforms, Ltd. 2014. All rights reserved
モデルベース検証
MATLABコード 解析 言語理解 コーディング シミュレーション 環境 Simulink 【今回】 Simulink使用により容易にモデル ベース検証環境を構築、実践 Simulink使用による日程面での メリット大 【従来】 モデルの機能解析、理解 記述言語理解（C、DPI-Cなど） 機能、組込みのコーディング20
© 2014 The MathWorks, Inc.
21
ハードウェアを中心とした検証作業の統合
ハードウェア設計において、検証は最もコストのかかる作業 – 検証のためのシミュレーション開発への膨大な投資 SystemVerilog および UVM テストフレームワーク SystemC/TLM バーチャルプラットフォーム – “モデルベース”検証へ 制約のあるランダムテストのような技術を提供 ビヘイビアモデルを再構築するより、MATLAB & Simulinkによって作成されたシステムモデルを再利用
– 前工程との継続性を維持
テストフレームワークにおける手作業のリスクを削減 作業の二重化を回避
22
Simulinkによるシステムモデリング
Algorithmic System-level Testbench
Component Model Analysis Component Model Environment Model Data Source Algorithm ブロック線図環境によるモデリング、 シミュレーション環境 – 時間および並列処理の概念を内蔵 – デジタル、アナログ、イベントドリブンのコ ンポーネントを混在可能 – 柔軟な信号生成、解析機能を提供 既存のMATLABコードを統合 適用分野に特化した豊富なライブラリ群 パラメータのチューニング、最適化作業を 自動化 – 固定小数点データで実装モデルを評価 モデルの構造を変えずにデータ型を変換 GUIツールによる効率的な量子化検討 – 外部ツールと接続可能な各種インター フェースを提供 外部アプリケーションソフトウェア、EDA 環境 計測器、プロトタイプ用ハードウェア • 検証のためのインターフェース − HDL Verifier • アルゴリズムのコード生成 − HDL Coder − Embedded Coder
23
MATLAB/Simulinkによるモデルベース検証フロー
FPGA/ASICのためのHDL検証環境 MATLAB / Simulink テストベンチ Response Stimulus FPGA 入力 出力 MATLAB / Simulink テストベンチ Response Stimulus HDLシミュレーター 入力 出力 C テストベンチ HDLシミュレーター 入力 SystemVerilog DPI-C 出力 Response Stimulus MATLAB / Simulink テストベンチ Response Stimulus 入力 出力 モデル MATLAB/Simulinkテストベンチと HDLシミュレータとの 協調シミュレーション MATLAB/Simulinkテストベンチと FPGAを用いた デバイス上での高速なHDL検証 DPI-C を用いた、Cコード化した MATLAB/Simulinkテストベンチと、 HDLの協調シミュレーション HDL Verifier テキスト 入力データ --- - --- - --- - --- -テキスト期待値 HDL テストベンチ HDL Sim 出 力 比較24
SynopsysとMathWorksの協調
“
MathWorks and Synopsys have been developing new
capabilities to significantly improve productivity in these
verification activities, including deployment of models to
System Verilog to provide a more integrated verification
workflow.”
– Analog Insights: Analog/Mixed-Signal Design and Verification Blog
アナログ・ミックスドシグナルなどの半導体設計分野において、より複雑か
つ高度な設計フローを実現するため、新しい協調シミュレーション技術や、 統合化、自動化の構築支援において協力
25
System Verilog DPI生成を利用した検証ワークフロー
Cコードを生成し HDLシミュレータ環境で テストベンチとして使用 ハンドコードのHDL or 自動生成のHDL Cコード(DPI) HDLコード 上流設計で使用したモデルをHDL検証に再利用 HDLシミュレータ/System Verilog
26 SystemVerilog Testbench Environment
システム検証
モデルを再利用したSystem Verilogテストベンチ– HDL Verifier, Simulink Coder
設計 – MATLAB/Simulink上でシステムコン ポーネント（IPおよびテストベンチ） を作成 – モデリング、シミュレーションにより 機能検証 自動生成 – System Verilogラッパーを含むCコー ドとしてコンポーネントを出力 統合 – HDLシミュレータ上で生成された複数 のコンポーネントを統合 検証 – システム設計の全体をシミュレーショ ンにより検証 – コンポーネントはパラメタライズ化可能
Algorithmic System-level Testbench
Component Model Analysis Component Model Environment Model Data Source Algorithm Component Model DPI-C HDL Verifier Simulink Coder
27
System Verilog DPI-C コンポーネント生成
MATLAB/Simulinkの アルゴリズムから System Verilog コンポーネントを出力 必須オプション – HDL Verifier – Simulink Coder
28
アルゴリズム開発
HDLコードの自動生成 – HDL Coder 合成可能なHDLコードを生成 – VHDL or Verilog – デバイスに依存しない汎用的な コード 複数のエントリ環境をサポート – MATLAB (プログラミング言語） – Simulink (ブロック線図） – Stateflow (状態遷移表、チャート） Workflow Advisor – GUIでプロセス全体の手順をガイド – HDL生成のためのモデルの準備 – HDL生成のオプション設定 – モデルとFPGA合成ツールとの統 合によるバックアノテーション機能 – ターンキーFPGAターゲットや IPコア生成のための設定Algorithmic System-level Testbench
Component Model Analysis Component Model Environment Model Data Source Algorithm RTL HDL (VHDL, Verilog) HDL Coder
29
HDL生成をサポートするSimulinkライブラリ
HDL Supported Blocks 約180種のブロックをサポート Simulinkコア – 基本的なアレイ演算, Look-Up Tables,信号操作(Mux / Demux, Delays, Selectors), 論理& ビット演算, デュアル・シングルポート RAM, FIFOs CORDIC, バス, etc.
デジタル信号処理
– NCO, FFT, デジタルフィルタ (FIR, IIR, マルチ レート, 適応フィルタ, マルチチャンネル), レート 変換(アップ & ダウンサンプル）, 統計 (Min / Max), etc. 通信 – PRBS生成, 変調/復調, インターリーバ / デイン ターリーバ, ビタビ復号器, リードソロモン符号化 /復号化, CRC 生成 / 検知, etc.
30
FPGAを用いたソフトウェア無線システム設計・プロトタイピング
FPGA Radio Support – Communications System Toolbox
ストリームRF信号のI/OとしてXilinx FPGA Radio を使用 広帯域信号の受信のためのバースト モードオプション FPGA上に実装されたコンフィギャラ ブルなフィルタおよびサンプルレート 変換 HDL Coderにより、FPGAをカスタマ イズするためのワークフローを自動化 (Xilinx ISE® Design Suite が必要)
導入のためのアプリケーション例
Virtex-6 ML605
Spartan-6 SL605
Epiq FMC-1Rx Rev B Card
Epiq FMC-1Rx Rev C Card
ADI FMCOMMS1 Rev B Card
31
デモブースのご案内
アナログ・デジタル設計からハードウェア実装
© 2014 The MathWorks, Inc. MATLAB and Simulink are registered trademarks of The MathWorks, Inc. See www.mathworks.com/trademarksfor a list of additional trademarks. Other product or brand names may be trademarks or registered trademarks of their respective holders.
DPI-C生成による システム検証 実機デモ 展示中!! DPI-C生成による システム検証 実機デモ 展示中!!
Page 32 © NEC Platforms, Ltd. 2014. All rights reserved
