ミニ・コンピュータ結合のためのインターフェイス
(昭和52年5月31日 原稿受付)
情報エ学教室玉木明和
関 岡 健 加 藤 清 史
An Interface for Mini−computer Complex System
by Akikazu TAMAKI Tuyoshi SEKIOKA Kiyoshi KATO
ABSTRACT
We construct an Interface which affords a means of data interchnge between the IBM System/
360Model 20 and the TOSBAC 40. The Interface provides data communication with the TOSBAC 40,not by rewriting the microprogram of the Model 20, but by executing the memory reference machine instruction of the Model 20. In this report, we describe the architecture of the Interface and programming of data transmlsslon.
1.まえがき 2.M−20について
ディジタル・コンピュータは近年飛躍的な発達を遂 M−20の構成要素はDTLを中心としたICであり,そ げ,コンピュータを構成している個々の部品の高速化は の集積度は小さく,1個のICはトランジスタ等を5、6
もとより,設計方式においても初期のものと現在のもの 個程度しか含んでいない。アーキテクチャーはマイクロ とでは非常に異なっている。コンピュータ・システムに プログラム方式を利用してハードウエアを出来るだけ縮 ついては,ひとつのCPUを中心としたシステムから複 少している。4ビットのジェネラル・レジスタが8個あり,
数のCPUを有機的に結合したシステムへと変化してい 演算器としてジェネラル・レジスタの内容に1を加え る。このマルチCPUシステムの詳細はふれないが,高性 る,あるいは1を減ずる回路がハードウエアの中心と 能のCPUひとつだけのシステムより,廉価なCPUを複 なっている。マイクロ命令はおもなものが15種類あり,
数個結合したものがシステム全体として信頼性が良いと ジェネラル・レジスタからジェネラル レジスタへの されている。 データ転送命令,ジェネラル・レジスタの内容に1を加 二台のミニ・コンピュータを有機的に結合し,より性 える命令,あるいは,減ずる命令・コア・メモリからデー
能の良いミニ・コンピュータ複合体システムを構成する タの取出し命令,あるいは・書込み命令・分岐命令・入 ことを目的として,そのインターフェイスを試作したの 出力装置とのデータ転送命令・ 入出力装置の制御命令等 で報告する。なお,ここで対象としているミニ・コン である。これらの命令によるマイクロ ルーチンによっ
ピュ_タは,TOSBAC_40(以後, T−40と略記する。) てマシン命令を実行している・マイクロ命令は・命令部
とIBM 360_Model 20(以後, M−20と略記する。)で 9ビット・NSI(Next Sequential Instruction)アドレス部
あり,T_40には結合のためのインターフェイスが付い 12ビット計21ビット+パリティビットの22ビットで
ているが,M_20には付いていない。ここでは試作した 構成されており・TROSと呼ばれるROMに書かれてい
インターフェイスの構造とデータ転送のソフトウエアに る。TROSからの読出しは600ナノ秒のクロック パル
ついて簡単に述べる。 スで行われている。TROSの容量は4Kワード/22ビッ
トである。メイン・メモリは最大16Kバイトであり,マ
シン命令用のジェネラル◆rレジスタ,PSW等に使用さ T_40 れる256バイトの補助メモリが別に備っている。マシン命
令のメモリ参照はマイクロ命令で行われる。メモリから のデータ取出しを行うFetch命令でメモリの内容を4
ビットのジェネラル・レジスタ2個(UレジスタとLレ ディスク ジスタ)へ取出す。コア・メモリは破壊読出しであるの
で,再書込みをしなければならない。Store命令はUレジ スタ,Lレジスタの内容をメモリに書込む命令であり,
PTR 再書込みにも使われる。したがって,Fetch命令の後
Store命令を実行することによって,再書込みをマイク
ロ・プログラムによるソフトウエアで行っている。対象 CR
としたシステムは図1に示すように・CPU(4Kバイ 図一2 T_40システム ト),LP, MFCM(Multi−Function Card Machine)から
構成されている。このシステムは,データ通信用アダプ
4.設計方針 タが付いていないので,他のコンピュータとのデータ転
送が不可能なためデータ転送用のインターフェイスを製 二っのコンピュータ・システムM−20とT−40を結 作した。 合する。T−40については並列入出力モジュールがあ り,これを利用することができるが,M−20は外部との インターフェイスを装備していないので,そのインター フェイスを製作しなければならない。M−20側インター フェイスの方式の一つとしてマイクロ命令でデータ転送 用のマイクロ・ルーチンを組み,マイクロ・プログラム LP MFCM に加える方法がある。当然それに必要なハードウエアの 付加も必要である。この方法は次の事項が要求される。
図一1M−20システム 1.現在装備してあるマイクロ・プログラムを解読し,
データ転送用のマイクロ・ルーチンを作り,それを追加 すること。2.TROSを追加すること。3.データ転送 3.T−40について
用ルーチンのハードウエアに必要なものを追加するこ T−40は図2に示すように,CPU(32 Kバイト), LP, と。ところで, M−20はマイクロ・プログラム方式のコ
CR,ディスク, PTR, PTP,タイプ・ライタで構成され ンピュータであるが,マシン命令レベルからみれば,マ たシステムである。並列入出力モジュールというユー イクロ・プログラム方式でないコンピュータと変わらな ザーの装置とのインターフェースが付いており,TTLレ い。したがって,データ転送の第二の方式として現在の ベルで任意の装置と結合できる。データ出力,データ入 マシン命令の一部をデータ転送用命令として利用するこ 力,コマンド出力,ステイタス入力が1バイト単位で行 とが考えられる。この方法によると,マシン命令を変更 われる。割込み信号により外部装置からCPUに割込み する必要はないのでマイクロ・プログラムは現在のまま をかけることもできる。データが出力されたことを知ら で良く,マイクロ・プログラムを解読する必要はない。
せるDAG信号,データが入力されたことを知られる 本研究では後者の方法を用い,マシン命令のメモリ参
DRG信号,コマンドが出力されたことを知らせるCMG 照命令でデータ転送命令の代わ1)をすることにした。す
信号,ステイタスが入力されたことを知らせるSRG信 なわち,メモリのある特定のアドレスと外部装置(ここ
号等の制御信号もある。本インターフェースには SRG では, T−40の並列入出力モジュール)を対応させ,そ
信号は使用していない。 のアドレスが参照されるたびにデータ転送が行われる方
式をとった。この方法によれば,メモリ参照アドレスを レジスタのUレジスタとLレジスタがMDRとして使わ 知るためにMAR(Memory Address Register)の内容と れている。マイクロ命令のFetch命令とStore命令のタ データが入っているMDR(Memory Data Register)の内 イミング・チャートを図3に示す。 Store命令によると 容がわかれば良い。外部からMDRヘデータを入れるの まずSet MAR信号でMARにアドレスがセットされ,
に,タイミングの取り方等に問題があり,MDRへはメモ Start Write信号によってMDRの内容がメモリに書込 リを経由して転送される。外部よりメモリの特定のアド まれる。よって,タイミング信号としてStart Write信号 レスにデータを転送し,メモリよりMDRへ読出される。 を取出せばよい。
このため,データ転送速度が犠牲になる。ジェネラル・
Clock A Clook C Set MAR Start Read Start Write
XCurrent YCurrent
Sense Current Inhibit Current
Reset MDR Data to MDR
600ns
k−一一一一一一一一一一 Fetch −一一一一一一一一米一一一一一一一一一一一 Store −一一一→
図一3 Fetch命令とStore命令のタイムチャート
入力用(S3),データ入力用(S4)に割当ておき, MARの 5・インターフェイス 指示するアドレスをデコーダによって解読し,ゲート信 インターフェイスの構成を図4に示す。T−40との信 号S1・S2・S3・S・を出し・データ転送に関係ないアドレス 号はT−40からインターフェイスへのデータ,インター の場合はS5を出す・MDRからメモリへのデータ転送は フェイスからT−40へのデータ,T−40からインター すべてインタごフェイスを経由して行われる・T−40の フェイスへのコマンド,T−40へのステイタス,そして, データ等は8ビット・パリティなしであるが・M−20と これらの信号のタイミング等を制御する制御信号があ のデータは8ビット・パリティ付きであり,インター
り,T40への割込み信号もある。一方, M−20とイン フェイスでパリティビットを追加しなければならない。
ターフェイスとの信号は,M−20のMDRからのデー 8ビットのバッファ・レジスタ4個を介してT−40と
タ,MDRに入っているデータの種類を示すためのMAR M−20の間でデータ転送が行われる。同期用フラグが2
の内容,MDRからメモリに書込むタイミングを表わす 個あり;フラグF1は, T−40からバッファ・レジスタに
信号(start Write)が, M−20かインターフェイスに送 データが転送されるとセットされ,バッファ・レジスタ
られる。そして,インターフェイスからM−20のメイ からM−20のメモリにデータが転送されるとリセット
ン・メモリへの信号がある。メモリの特定のアドレスを される。他のフラグF・は,M−20のMDRからバッ
コマンド出力用(S1),データ出力用(S2),ステイタス ファ・レジスタヘデータが転送されるとセットされ,
バッファ・レジスタからT−40ヘデータが転送される データ,T−40のコマンドはM−20のステイタス, M とリセットされる。これらのフラグはステイタスを調べ 一20のコマンドはT−40のステイタスとなる。ステイ ることによってT−40からもM−20からも知ることが タスのうち2ビットは同期用フラグの状態が入力され できる。明らかであるが,T−40の入力データはM−20 る。 M−20のコマンドからT−40への割込み信号が作 の出力データ,T−40の出力データはM−20の入力 られる。
T−40 インターフェイス M−20
rIS2S3S4S5 デコーダ MAR
デ1タ
Start Write
MDR
三ンド
割
桙ン メイン
<c データ・イン
Xティタス
ы桙ン信号
」
A」タ・アウト
@コマンド
@ CMG
@ DRG
@ DAG
デ|タ
パリティ
パリティ
季多ス