© 2003–2008 Xilinx, Inc. All rights reserved. XILINX, the Xilinx logo, Virtex, Spartan, ISE and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.
機能
• ザ イ リ ン ク ス FPGA の コ ン フ ィ ギ ュ レーシ ョ ン用 イ ン シ ス テ ムプ ロ グ ラ マブル PROM • 低電力のア ド バン ス CMOS NOR フ ラ ッ シ ュ プ ロ セ ス • 20,000 回ま でプ ロ グ ラ ム/消去可能 • イ ン ダ ス ト リ アルグ レー ド の温度範囲で動作 (-40°C ～ +85°C) • プ ロ グ ラ ム、 プ ロ ト タ イ プ作成、 テ ス ト において、IEEE 規格 1149.1/1532 バ ウ ン ダ リ ス キ ャ ン (JTAG) をサポー ト • JTAG コ マ ン ド に よ る 標準 FPGA コ ン フ ィ ギ ュ レーシ ョ ン の開始 • サ イ ズ の大 き い ビ ッ ト ス ト リ ー ム ま た は複数の ビ ッ ト ス ト リ ーム を保存す る ためカ ス ケー ド 接続可能 • バ ウ ン ダ リ ス キ ャ ン (JTAG) 専用の I/O 電源 (VCCJ) • 電圧レベル 1.5V ～ 3.3V で使用可能な I/O ピ ン• ザ イ リ ン ク ス ISE® Alliance お よ び Foundation™ ソ フ ト
ウ ェ アパ ッ ケージで設計サポー ト • XCF01S/XCF02S/XCF04S • 3.3V 電源電圧 • シ リ アル FPGA コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス (最高 33MHz) • フ ッ ト プ リ ン ト の小 さ い VO20 お よ び VOG20 パ ッ ケージで提供 • XCF08P/XCF16P/XCF32P • 1.8V 電源電圧 • シ リ アルま たはパ ラ レル FPGA コ ンフ ィ ギュ レ ーショ ン イ ン タ ーフ ェ イ ス (最高 33MHz) • フ ッ ト プ リ ン ト の小 さ い VO48、VOG48、FS48、 お よ び FSG48 パ ッ ケージで提供 • コ ン フ ィ ギ ュ レ ーシ ョ ン の複数のデザイ ン リ ビ ジ ョ ン を保存可能 • ザイ リ ン ク ス の圧縮技術に対応し た データ 解凍機能を ビル ト イ ン
概要
ザ イ リ ン ク ス では、 イ ン シ ス テ ム プ ロ グ ラ マブル コ ン フ ィ ギ ュ レーシ ョ ン PROM の Platform Flash シ リ ーズの を提供 し てい ま す。使いやす く 、 コ ス ト パフ ォーマ ン ス の高い、 再プ ロ グ ラ ム可 能な こ れ ら の PROM は、1 ～ 32Mb の も のが用意 さ れてお り 、サ イ ズの大 き い FPGA コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ーム を保存する のに適し て いま す。 3.3V XCFxxS PROM シ リ ーズ と 1.8V XCFxxP PROM シ リ ーズ があ り ま す。 XCFxxS シ リ ーズ (2ページ の図1) は、 マ ス タ シ リ アルお よ び ス レ ーブシ リ アル FPGA の コ ン フ ィ ギ ュ レ ーシ ョ ン モー ド を サポー ト す る 4Mb、 2Mb、1Mb の PROM、 XCFxxP シ リ ーズ (2ページの図2) は、マ ス タ シ リ アル、 ス レーブシ リ アル、 マ ス タ SelectMAP、 お よ び ス レーブ SelectMAP FPGA の コ ン フ ィ ギ ュ レーシ ョ ンモー ド を サポー ト す る 32Mb、16Mb、8Mb の PROM で構成 さ れてい ま す。 表1に、Platform Flash PROM フ ァ ミ リ の機能の一覧を示 し ます。コ ン フ ィ ギ ュ レーシ ョ ン
PROM
DS123 (v2.16) 2008 年 11 月 14 日 0 製品仕様
表 1 : Platform Flash PROM の機能
デバイ ス 容量 (Mb) VCCINT (V) VCCOの 範囲 (V) VCCJの 範囲 (V) パ ッ ケージ JTAG を介する イ ン シ ス テム プ ログ ラ ム シ リ アル コ ン フ ィ ギ ュ レーシ ョ ン パラ レル コ ン フ ィ ギ ュ レ ーシ ョ ン デザイ ン リ ビ ジ ョ ン 機能 圧縮 XCF01S 1 3.3 1.8 ～ 3.3 2.5 ～ 3.3 VO20/VOG20 3 3 XCF02S 2 3.3 1.8 ～ 3.3 2.5 ～ 3.3 VO20/VOG20 3 3 XCF04S 4 3.3 1.8 ～ 3.3 2.5 ～ 3.3 VO20/VOG20 3 3 XCF08P 8 1.8 1.5 ～ 3.3 2.5 ～ 3.3 VO48/VOG48FS48/FSG48 3 3 3 3 3 XCF16P 16 1.8 1.5 ～ 3.3 2.5 ～ 3.3 VO48/VOG48 FS48/FSG48 3 3 3 3 3 XCF32P 32 1.8 1.5 ～ 3.3 2.5 ～ 3.3 VO48/VOG48FS48/FSG48 3 3 3 3 3
マ ス タ シ リ アルモー ド では、FPGA で PROM を駆動す る コ ン フ ィ ギ ュ レ ーシ ョ ン ク ロ ッ ク が生成 さ れ ま す。 CF が High の場 合、CE と OE が イ ネーブルにな っ てか ら 短いア ク セ ス タ イ ム後 に、FPGA の DIN ピ ン に接続 さ れてい る PROM の DATA (D0) ピ ン上のデー タ が有効にな り ます。新 し いデー タ は、 ク ロ ッ ク の 各立ち上が り エ ッ ジ か ら 短い ア ク セ ス タ イ ム後に有効に な り ま す。コ ン フ ィ ギ ュ レーシ ョ ン を完了す る ために必要な数の ク ロ ッ ク パルス が、FPGA で生成 さ れます。 ス レーブ シ リ アルモー ド では、PROM お よ び FPGA の両方に外 部 ク ロ ッ ク を供給す る か、XCFxxP PROM の場合は、PROM の ク ロ ッ ク を使用 し て FPGA を コ ン フ ィ ギ ュ レーシ ョ ンで き ます。 XCFxxP シ リ ー ズ で は、 マ ス タ SelectMAP お よ び ス レ ー ブ SelectMAP (ス レ ーブパ ラ レ ル) モー ド の FPGA コ ン フ ィ ギ ュ レ ーシ ョ ン も サポー ト さ れてい ま す。マ ス タ SelectMAP モー ド では、FPGA で PROM を 駆動す る コ ン フ ィ ギ ュ レ ーシ ョ ン ク ロ ッ ク が生成 さ れます。ス レーブ SelectMAP モー ド では、外部オ 有効にな り ます。新 し いデー タ は、 ク ロ ッ ク の各立ち上が り エ ッ ジ か ら ア ク セ ス タ イ ム後に有効に な り ま す。 CCLK の次の立ち 上が り エ ッ ジで、デー タ が FPGA に入力 さ れます。ス レーブパ ラ レ ル ま たは ス レ ーブ SelecMAP モー ド では、 フ リ ー ラ ン ニ ン グ オシ レー タ を使用で き ます。 XCFxxP シリ ーズには、さ ら にア ド バン ス 機能が備わっ ていま す。 ビ ルト イ ンデータ 解凍機能では、 圧縮さ れた PROM フ ァ イ ルの 使用を 可能にし 、デザイ ン リ ビ ジョ ン 機能では複数のデザイ ンリ ビ ジ ョ ン を 1 つま た は複数の PROM に保存でき ま す。デザイ ン リ ビ ジョ ン 機能を 使用する 際は、 外部ピ ン ま たは内部制御ビ ッ ト で使用する デザイ ンリ ビ ジョ ン を 選択し ま す。
複数の Platform Flash PROM を カ ス ケー ド 接続す る と 、大容量の FPGA デバ イ ス ま たはデ イ ジーチ ェ ーン接続 し た複数の FPGA を コ ン フ ィ ギ ュ レーシ ョ ンす る 際に必要な、 サ イ ズの大 き い コ ン フ ィ ギ ュ レ ー シ ョ ン フ ァ イ ルに対応で き ま す。デザ イ ン リ ビ ジ ョ ン機能な ど の XCFxxP PROM のア ド バン ス機能を使用す る 図 1 : XCFxxS Platform Flash PROM のブ ロ ッ ク図
㩷ᓮ䈍䉋䈶
JTAG
䉟䊮䉺䊷䊐䉢䉟䉴 䊜䊝䊥 䉟䊮䉺䊷䊐䉢䉟䉴䉲䊥䉝䊦㩷 DATA (D0) 䉲䊥䉝䊦㩷䊝䊷䊄 䊂䊷䉺 䉝䊄䊧䉴 CLK CE TCK TMS TDI TDO OE/RESET CEO 䊂䊷䉺 ds123_01_30603 CF図 2 : XCFxxP Platform Flash PROM のブ ロ ッ ク図
CLKOUT CEO DATA (D0) (䉲䊥䉝䊦/䊌䊤䊧䊦㩷䊝䊷䊄) D[1:7] (䊌䊤䊧䊦㩷䊝䊷䊄) TCK TMS TDI TDO
CLK CE EN_EXT_SEL OE/RESET BUSY
䊂䊷䉺 䊂䊷䉺 䉝䊄䊧䉴 REV_SEL [1:0] CF ᓮ䈍䉋䈶 JTAG 䉟䊮䉺䊷䊐䉢䉟䉴 䊜䊝䊥 OSC 䉲䊥䉝䊦 䉁䈢䈲 䊌䊤䊧䊦㩷 䉟䊮䉺䊷䊐䉢䉟䉴 䊂䉮䊮䊒䊧䉾䉰 DS123_19_031908
Platform Flash PROM は、 すべての FPGA デバ イ ス フ ァ ミ リ に 使用で き ま す。ザ イ リ ン ク ス の 各 FPGA に 対応する Platform Flash PROM の リ ス ト を表2に、Platform Flash PROM の容量を 表3に示 し ます。
表 2 : ザイ リ ン ク ス FPGA に対応する Platform Flash PROM
FPGA コ ン フ ィ ギ ュ レーシ ョ ンビ ッ ト ス ト リ ームのサイ ズ Platform Flash PROM(1) Virtex®-5 LX FPGA XC5VLX30 8,374,016 XCF08P XC5VLX50 12,556,672 XCF16P XC5VLX85 21,845,632 XCF32P XC5VLX110 29,124,608 XCF32P XC5VLX155 41,048,064 XCF128X(4)ま たは XCF32P+XCF08P XC5VLX220 53,139,456 XCF128X(4)ま たは XCF32P+XCF32P XC5VLX330 79,704,832 XCF128X(4)ま たは XCF32P+XCF32P+ XCF16P Virtex-5 LXT FPGA XC5VLX20T 6,251,200 XCF08P XC5VLX30T 9,371,136 XCF16P XC5VLX50T 14,052,352 XCF16P XC5VLX85T 23,341,312 XCF32P XC5VLX110T 31,118,848 XCF32P XC5VLX155T 43,042,304 XCF128X(4)ま たは XCF32P+XCF16P XC5VLX220T 55,133,696 XCF128X(4)ま たは XCF32P+XCF32P XC5VLX330T 82,696,192 XCF128X(4)ま たは XCF32P+XCF32P+ XCF16P Virtex-5 SXT FPGA XC5VSX35T 13,349,120 XCF16P XC5VSX50T 20,019,328 XCF32P XC5VSX95T 35,716,096 XCF128X(4)ま たは XCF32P+XCF08P XC5VSX240T 79,610,368 XCF128X(4)ま たは XCF32P+XCF32P+ XCF16P Virtex-5 FXT FPGA XC5VFX30T 13,517,056 XCF16P XC5VFX70T 27,025,408 XCF32P XC5VFX100T 39,389,696 XCF128X(4)ま たは XCF32P+XCF08P XC5VFX130T 49,234,944 XCF128X(4)ま たは XCF32P+XCF16P XC5VFX200T 70,856,704 XCF128X(4)ま たは XCF32P+XCF32P+ XCF08P Virtex-5 TXT FPGA XC5VTX150T 43,278,464 XCF128X(4)ま たは XCF32P+XCF16P XC5VTX240T 65,755,648 XCF128X(4)ま たは XCF32P+XCF32P Virtex-4 LX FPGA XC4VLX15 4,765,568 XCF08P XC4VLX25 7,819,904 XCF08P XC4VLX40 12,259,712 XCF16P XC4VLX60 17,717,632 XCF32P XC4VLX80 23,291,008 XCF32P XC4VLX100 30,711,680 XCF32P XC4VLX160 40,347,008 XCF32P+XCF08P XC4VLX200 51,367,808 XCF32P+XCF32P Virtex-4 FX FPGA XC4VFX12 4,765,568 XCF08P XC4VFX20 7,242,624 XCF08P XC4VFX40 14,936,192 XCF16P XC4VFX60 21,002,880 XCF32P XC4VFX100 33,065,408 XCF32P XC4VFX140 47,856,896 XCF32P+XCF16P Virtex-4 SX FPGA XC4VSX25 9,147,648 XCF16P XC4VSX35 13,700,288 XCF16P XC4VSX55 22,749,184 XCF32P Virtex-II Pro X FPGA
XC2VPX20 8,214,560 XCF08P XC2VPX70 26,098,976 XCF32P Virtex-II Pro FPGA
XC2VP2 1,305,376 XCF02S XC2VP4 3,006,496 XCF04S XC2VP7 4,485,408 XCF08P XC2VP20 8,214,560 XCF08P XC2VP30 11,589,920 XCF16P XC2VP40 15,868,192 XCF16P XC2VP50 19,021,344 XCF32P 表 2 : ザイ リ ン ク ス FPGA に対応する Platform Flash PROM (続き) FPGA コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ームのサイ ズ Platform Flash PROM(1)
XC2VP70 26,098,976 XCF32P XC2VP100 34,292,768 XCF32P(2) Virtex-II FPGA(3) XC2V40 470,048 XCF01S XC2V80 732,576 XCF01S XC2V250 1,726,880 XCF02S XC2V500 2,767,520 XCF04S XC2V1000 4,089,504 XCF04S XC2V1500 5,667,488 XCF08P XC2V2000 7,501,472 XCF08P XC2V3000 10,505,120 XCF16P XC2V4000 15,673,248 XCF16P XC2V6000 21,865,376 XCF32P XC2V8000 29,081,504 XCF32P Virtex-E FPGA XCV50E 630,048 XCF01S XCV100E 863,840 XCF01S XCV200E 1,442,016 XCF02S XCV300E 1,875,648 XCF02S XCV400E 2,693,440 XCF04S XCV405E 3,430,400 XCF04S XCV600E 3,961,632 XCF04S XCV812E 6,519,648 XCF08P XCV1000E 6,587,520 XCF08P XCV1600E 8,308,992 XCF08P XCV2000E 10,159,648 XCF16P XCV2600E 12,922,336 XCF16P XCV3200E 16,283,712 XCF16P Virtex FPGA XCV50 559,200 XCF01S XCV100 781,216 XCF01S XCV150 1,040,096 XCF01S XCV200 1,335,840 XCF02S XCV300 1,751,808 XCF02S XCV400 2,546,048 XCF04S XCV600 3,607,968 XCF04S
表 2 : ザイ リ ン ク ス FPGA に対応する Platform Flash PROM (続き) FPGA コ ン フ ィ ギ ュ レーシ ョ ンビ ッ ト ス ト リ ームのサイ ズ Platform Flash PROM(1)
Spartan®-3A FPGA
XC3S50A 437,312 XCF01S XC3S200A 1,196,128 XCF02S XC3S400A 1,886,560 XCF02S XC3S700A 2,732,640 XCF04S XC3S1400A 4,755,296 XCF08P Spartan-3A DSP FPGA XC3SD1800A 8,197,280 XCF08P XC3SD3400A 11,718,304 XCF16P Spartan-3E FPGA XC3S100E 581,344 XCF01S XC3S250E 1,353,728 XCF02S XC3S500E 2,270,208 XCF04S XC3S1200E 3,841,184 XCF04S XC3S1600E 5,969,696 XCF08P Spartan-3 FPGA XC3S50 439,264 XCF01S XC3S200 1,047,616 XCF01S XC3S400 1,699,136 XCF02S XC3S1000 3,223,488 XCF04S XC3S1500 5,214,784 XCF08P XC3S2000 7,673,024 XCF08P XC3S4000 11,316,864 XCF16P XC3S5000 13,271,936 XCF16P Spartan-IIE FPGA XC2S50E 630,048 XCF01S XC2S100E 863,840 XCF01S XC2S150E 1,134,496 XCF02S XC2S200E 1,442,016 XCF02S XC2S300E 1,875,648 XCF02S XC2S400E 2,693,440 XCF04S XC2S600E 3,961,632 XCF04S Spartan-II FPGA XC2S15 197,696 XCF01S XC2S30 336,768 XCF01S XC2S50 559,200 XCF01S
表 2 : ザイ リ ン ク ス FPGA に対応する Platform Flash PROM (続き) FPGA コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ームのサイ ズ Platform Flash PROM(1)
プ ロ グ ラ ム
Platform Flash PROM は再プ ロ グ ラ ム可能な NOR フ ラ ッ シ ュデ バ イ ス です (プ ロ グ ラ ムお よ び消去の仕様は29ページの 「品質 と 信頼性」 を参照)。 再プ ロ グ ラ ムす る には、 消去の後にプ ロ グ ラ ム を実行 し ます。 プ ロ グ ラ ム後に検証を実行 し 、 デー タ がプ ロ グ ラ マ ソ ー ス か ら Platform Flash PROM へ正 し く 転送 さ れた こ と を 確認す る こ と をお勧め し ます。 複数のプ ロ グ ラ ム方法がサポー ト さ れてい ます。
イ ン シ ス テム
プ ログ ラ ム
イ ン シ ス テ ムプ ロ グ ラ マブル PROM は、図3に示す よ う に、個々 にプ ロ グ ラ ムす る か、 標準の 4 ピ ン JTAG プ ロ ト コ ルを使用 し 、 デ イ ジーチ ェ ーン接続 し て イ ン シ ス テ ム でプ ロ グ ラ ム で き ます。 イ ン シ ス テ ムプ ロ グ ラ ムは効率的なプ ロ グ ラ ム方法で、パ ッ ケー ジの取 り 扱いやデバ イ ス を ソ ケ ッ ト にはめ込む作業は必要あ り ま せん。プ ロ グ ラ ムデー タ シーケ ン ス の転送には、 ザ イ リ ン ク ス iMPACT ソ フ ト ウ ェ ア と ザ イ リ ン ク ス ダ ウ ン ロ ー ド ケーブル、 サー ド パーテ ィ JTAG 開発シ ス テ ム、JTAG を使用可能なボー ド テ ス タ 、 ま たは JTAG 命令シーケ ン ス をエ ミ ュ レー ト す る マ イ ク ロ プ ロ セ ッ サイ ン タ ーフ ェ イ ス を使用で き ます。 iMPACT では、 自動テ ス ト 装置な ど で使用可能な シ リ アルベ ク タ フ ォ ーマ ッ ト (SVF) フ ァ イ ル も 作成で き ます。イ ン シ ス テ ムプ ロ グ ラ ムの実行 中は、CEO 出力は High にな り 、その他の出力はハ イ イ ン ピーダ ン ス にな る か、 ク ラ ンプレベルに保持 さ れます。イ ン シ ス テ ム プ ロ グ ラ ム は、 推奨 さ れ る 動作電圧お よ び動作温度の全範囲でサ ポー ト さ れてい ます。アプ リ ケーシ ョ ン ノ ー ト XAPP058 『Xilinx In-System
Programming Using an Embedded Microcontroller』な ど のエンベ デ ッ ド イ ン シ ス テ ムプ ロ グ ラ ムの リ フ ァ レ ン ス デザ イ ンは、 ザ イ リ ン ク ス のPROM プ ロ グ ラ ミ ン グ と デー タ ス ト レージのペー ジか ら 入手で き ます。Platform Flash XCFxxP PROM のデザ イ ン リ ビ ジ ョ ン機能 を使用す る ア ド バ ン ス ア ッ プデー ト 手法につい ては、 『Platform Flash PROM User Guide』 (UG161) を参照 し て
く だ さ い。 OE/RESET 1、2、4Mb の XCFxxS PROM の イ ン シ ス テ ムプ ロ グ ラ ム アル ゴ リ ズ ム では、OE/RESET に Low パルス を発生 さ せ る 内部デバ イ ス リ セ ッ ト 信号が送信 さ れます。 XC2S150 1,040,096 XCF01S XC2S200 1,335,840 XCF02S メ モ : 1. デザ イ ン リ ビ ジ ョ ン機能な どのア ド バン ス機能が必要な場合は、 XCF01S、XCF02S、XCF04S の代わ り に XCFxxP を使用で き ます。
2. Platform Flash XCFxxP PROM のア ド バン ス圧縮機能ま たは
BitGen -compress が使用 さ れ、 圧縮に よ り ビ ッ ト ス ト リ ームが推
奨 さ れ る PROM に収ま る 場合を想定 し てい ます。
3. 各 FPGA に対 し 、 デバ ッ グ用でないビ ッ ト ス ト リ ームの最大サ イ ズが示 さ れてい ます。 ビ ッ ト ス ト リ ームのサ イ ズに影響す る
CONFIG STEPPING 制約や -g FreezeDCI:Yes な ど の BitGen オプ
シ ョ ンについては、 該当す るFPGA のユーザーガ イ ド を参照 し て
く だ さ い。
4. XCF128X の情報は、 デー タ シー ト DS617 『Platform Flash XL High-Density Configuration and Storage Device』 を参照 し て く だ
さ い。
表 2 : ザイ リ ン ク ス FPGA に対応する Platform Flash PROM (続き) FPGA コ ン フ ィ ギ ュ レーシ ョ ンビ ッ ト ス ト リ ームのサイ ズ Platform Flash PROM(1)
表 3 : Platform Flash PROM の容量 Platform Flash PROM 容量 (ビ ッ ト) Platform Flash PROM 容量 (ビ ッ ト) XCF01S 1,048,576 XCF08P 8,388,608 XCF02S 2,097,152 XCF16P 16,777,216 XCF04S 4,194,304 XCF32P 33,554,432 図 3 : JTAG を使用 し た イ ン シス テム プ ログ ラ ム (a)デバイ ス を PCB にはんだ付け (b)ダウン ロー ド ケーブルを使用 し たプ ログ ラ ム DS026_02_082703 GND VCC (a) (b)
外部プ ロ グ ラ ム
従来の製造環境では、PROM を ボー ド に組み込む前に、 サー ド パーテ ィ デバ イ スプ ロ グ ラ マで初期 メ モ リ イ メ ージ を使用 し て Platform Flash PROM を プ ロ グ ラ ム で き ま す。Platform Flash PROM のサポー ト については、 サー ド パーテ ィ プ ロ グ ラ マベン ダーにお問い合わせ く だ さ い。Platform Flash PROM をサポー ト す る サー ド パーテ ィ ベン ダーの リ ス ト は、ザ イ リ ン ク ス のサー ド パーテ ィ プ ロ グ ラ マデバ イ ス サポー トのページ を参照 し て く だ
さ い。
プ ロ グ ラ ム 済 み PROM を ボ ー ド に 組 み 込 む に は、 『Device Package User Guide』 (UG112) のはんだ付け工程に関す る ガ イ ド ラ イ ン を使用 し ま す。 イ ン シ ス テ ム プ ロ グ ラ ム ソ リ ュ ーシ ョ ン を使用す る と 、PROM を ボー ド に組み込んだ後に PROM の メ モ リ イ メ ージ を ア ッ プデー ト で き ます。
信頼性および耐性
ザ イ リ ン ク ス の イ ン シ ス テ ム プ ロ グ ラ マブル製品は、20,000 回 ま でプ ロ グ ラ ム/消去可能で、デー タ を最低 20 年間保持で き ます。 すべてのデバ イ ス で、 こ の範囲内での機能、パフ ォーマ ン ス、デー タ 保持仕様が確認 さ れてい ます。 デバ イ ス の ク オ リ テ ィ 、 信頼性、 プ ロ セ ス ノ ー ド 情報は、 『Xilinx Device Reliability Report』 (UG116) を参照 し て く だ さ い。デザイ ンのセキ ュ リ テ ィ
ザ イ リ ン ク ス の イ ン シ ス テ ム プ ロ グ ラ マ ブ ル Platform Flash PROM デバ イ ス には、 高度な セ キ ュ リ テ ィ 機能が導入 さ れてお り 、JTAG を使用 し た許可のないア ク セ ス か ら FPGA のプ ロ グ ラ ムデー タ を保護 し ます。ま た、XCFxxP PROM は JTAG に よ る 誤っ た書 き 込みが行われない よ う に も 設定で き ます。表4お よ び 表5に、XCFxxS PROM お よ び XCFxxP PROM で使用可能なセ キ ュ リ テ ィ 設定を示 し ます。読み出 し 禁止
内部プ ロ グ ラ ム パ タ ーン が JTAG に よ り 読み出 さ れた り コ ピー さ れた り す る の を防 ぐ には、 読み出 し 禁止ビ ッ ト を設定 し ま す。 読 み 出 し 禁 止 設 定 で は、 書 き 込 み 操 作 は 禁 止 さ れ ま せ ん。 XCFxxS PROM では、 読み出 し 禁止ビ ッ ト はデバ イ ス 全体に対 し て設定 さ れ、 こ れを リ セ ッ ト す る にはデバ イ ス全体を消去す る 必要があ り ます。 XCFxxP PROM では、読み出 し 禁止ビ ッ ト はデ ザ イ ン リ ビ ジ ョ ン ご と に設定で き 、 こ れを リ セ ッ ト す る にはその リ ビ ジ ョ ン を消去す る 必要があ り ます。書き込み禁止
XCFxxP PROM デバ イ ス では、 特定のデザ イ ン リ ビ ジ ョ ン ま た は PROM オプシ ョ ン に書 き 込み禁止 (ロ ッ ク) を設定で き ま す。 書 き 込み禁止を設定す る と 、 誤っ た JTAG 命令に よ り 書 き 込みや 消去が実行 さ れない よ う にで き ます。書 き 込み禁止設定は、 保護 さ れ た エ リ ア を 消 去 す る こ と に よ り 解 除 で き ま す が、 ま ず XSC_UNLOCK 命令を発行 し て ISC_ERASE 命令の ロ ッ ク を解 除す る 必要があ り ます。XSC_UNLOCK お よ び ISC_ERASE 命 令については、XCFxxP PROM の BSDL フ ァ イ ルを参照 し て く だ さ い。 注意iMPACT ソ フ ト ウ ェ アでは、XCFxxP PROM の消去を実行す る 前に常に XSC_UNLOCK が発行 さ れ る ので、書 き 込み禁止は常に 解除 さ れます。 表 4 : XCFxxS デバイ スのセキ ュ リ テ ィ オプ シ ョ ン 読み出 し 禁止ビ ッ ト 読み出 し/ 検証を禁止 プ ログ ラ ム を禁止 消去を 禁止 オ フ (デフ ォ ル ト) オン 3 表 5 : XCFxxP デバイ スのセキ ュ リ テ ィ オプ シ ョ ン 読み出 し 禁止ビ ッ ト 書き込み禁止ビ ッ ト 読み出 し/検証を禁止 プ ログ ラ ムを禁止 消去を禁止 オ フ (デフ ォ ル ト) オ フ (デフ ォ ル ト) オ フ (デフ ォ ル ト) オン 3 3 オン オ フ (デフ ォ ル ト) 3 オン オン 3 3 3IEEE 1149.1
バウ ン ダ リ
スキ ャ ン
(JTAG)
Platform Flash PROM フ ァ ミ リ は、IEEE 1149.1 バ ウ ン ダ リ ス キ ャ ン 規格およ び IEEE 1532 イ ン シ ス テ ム コ ン フ ィ ギ ュ レ ー シ ョ ン規格に準拠 し てい ます。必要なバ ウ ン ダ リ ス キ ャ ン命令お よ び IEEE 規格 1149.1 で指定 さ れてい る オプ シ ョ ン の命令を サ ポー ト す る ために、 テ ス ト ア ク セ ス ポー ト (TAP) と レ ジ ス タ が あ り ます。ま た、Platform Flash PROM デバ イ ス の コ ン フ ィ ギ ュ レーシ ョ ン、 消去、 検証を制御す る ため、 イ ン シ ス テ ムプ ロ グ ラ ム (ISP) の イ ンプ リ メ ン ト に JTAG イ ン タ ーフ ェ イ ス が使用 さ れ ます。表6に、Platform Flash PROM でサポー ト さ れてい る 必須お よ びオプシ ョ ンのバ ウ ン ダ リ ス キ ャ ン命令を示 し ます。バ ウ ン ダ リ ス キ ャ ン アーキ テ ク チ ャ と 必須お よ びオプシ ョ ン の命令に 関す る 詳細は、IEEE 規格 1149.1 仕様を参照 し て く だ さ い。
注意XCFxxP の JTAG TAP ポーズス テー ト は、JTAG 1149.1 仕様
には完全に準拠 し てい ません。JTAG のシ フ ト 操作を一時停止す る 必
要があ る 場合は、JTAG TCK ク ロ ッ ク を停止 し 、JTAG TAP を JTAG
Shift-IR ま たは Shift-DR TAP ス テー ト に保持 し て く だ さ い。JTAG
シ フ ト 操 作 を 一 時停 止 す る の に XCFxxP JTAG TAP を JTAG
Pause-IR ま たは Pause-DR TAP ス テー ト に遷移 し ないで く だ さ い。
表 6 : Platform Flash PROM のバウン ダ リ スキ ャ ン命令 バウン ダ リ スキ ャ ン コ マ ン ド XCFxxS IR[7:0] (16 進数) XCFxxP IR[15:0 ] (16 進数) 説明 必須命令 BYPASS FF FFFF BYPASS を イ ネーブルに し ます。 SAMPLE/PRELOAD 01 0001 バ ウ ン ダ リ ス キ ャ ンの SAMPLE/PRELOAD 操作を イ ネーブルに し ます。 EXTEST 00 0000 バウ ン ダ リ ス キ ャ ン の EXTEST 操作を イ ネーブルにし ま す。 オプ シ ョ ンの命令 CLAMP FA 00FA バウ ン ダ リ ス キ ャ ン の CLAMP 命令を イ ネーブルにし ま す。 HIGHZ FC 00FC すべての出力を同時にハ イ イ ン ピーダ ン ス に し ます。
IDCODE FE 00FE 32 ビ ッ ト IDCODE のシ フ ト 出力を イ ネーブルに し ます。 USERCODE
FD 00FD 32 ビ ッ ト USERCODE のシ フ ト 出力を イ ネーブルにし ま す。
Platform Flash PROM 専用の命令
CONFIG EE 00EE CF ピ ンに Low パルス を 1 回送信す る こ と に よ り 、FPGA の コ ン フ ィ ギ ュ レーシ ョ ン を開始 し ます。XCFxxP では、 こ の コ マ ン ド に よ り 外部 REV_SEL[1:0] ピ ン ま たは内部 デザ イ ン リ ビ ジ ョ ン選択ビ ッ ト に よ り 選択 さ れてい る デ ザ イ ン リ ビ ジ ョ ン も リ セ ッ ト さ れます。(1) メ モ : 1. 詳細は、「FPGA の コ ン フ ィ ギ ュ レーシ ョ ンの開始」 を参照 し て く だ さ い。
命令レ ジ ス タ
Platform Flash PROM の命令レ ジ ス タ (IR) は、命令ス キ ャ ンシー ケ ン ス中は TDI と TDO の間に接続 さ れます。命令ス キ ャ ンシー ケ ン ス の準備のた め、 命令 レ ジ ス タ に固定の命令キ ャ プチ ャ パ タ ー ン がパ ラ レ ルに ロ ー ド さ れ ま す。こ のパ タ ー ン は、 命令が TDI か ら 命令レ ジ ス タ にシ フ ト さ れ る 際に、LSB か ら 順に TDO にシ フ ト 出力 さ れます。
XCFxxS
の命令レ ジ ス タ(8
ビ ッ ト 幅)
XCFxxS PROM の命令 レ ジ ス タ (IR) は 8 ビ ッ ト 幅で、 命令 ス キ ャ ン シー ケ ン ス 中は TDI と TDO の間に接続 さ れ ま す。 表7 に、 命令キ ャ プチ ャパ タ ーンの構成を示 し ます。XCFxxS デバ イ ス か ら シ フ ト 出力 さ れ る 命令キ ャ プチ ャ パ タ ーン には、IR[7:0] に ロ ー ド さ れ る 値が含 ま れ ます。 IR[7:5] は予約済みの ビ ッ ト で、 0 に設定 さ れます。 ISC ス テー タ ス フ ィ ール ド IR[4] は、 デバ イ ス が イ ン シ ス テ ム コ ン フ ィ ギ ュ レ ーシ ョ ン (ISC) モー ド の場合 は 1、 それ以外の場合は 0 に設定 さ れます。セキ ュ リ テ ィ フ ィ ー ル ド IR[3] は、 デバ イ ス のセキ ュ リ テ ィ オプシ ョ ンがオンの場合 は 1、 それ以外の場合は 0 に設定 さ れます。 IR[2] は使用 さ れず、 0 に設定 さ れます。残 り のビ ッ ト IR[1:0] は、IEEE 規格 1149.1 で 定義 さ れてい る よ う に 01 に設定 さ れます。XCFxxP
の命令レ ジ ス タ(16
ビ ッ ト 幅)
XCFxxP PROM の命令 レ ジ ス タ (IR) は 16 ビ ッ ト 幅で、 命令 ス キ ャ ン シーケ ン ス 中は TDI と TDO の間に接続 さ れ ま す。 表8 に、 命令キ ャ プチ ャパ タ ーンの構成を示 し ます。 XCFxxP デバ イ ス か ら シ フ ト 出力 さ れ る 命令キ ャ プチ ャ パ タ ー ンには、IR[15:0] に ロ ー ド さ れ る 値が含まれ ます。 IR[15:9] は予 約済みの ビ ッ ト で、0 に設定 さ れ ま す。 ISC エ ラ ー フ ィ ール ド IR[8:7] は、ISC 操作が正常に完了 し た場合は 10、 エ ラ ーが発生 し た場合は 01 にな り ます。 消去/プ ロ グ ラ ム (ER/PROG) エ ラ ー フ ィ ール ド IR[6:5] は、 消去 ま たはプ ロ グ ラ ムが正常に完了 し た 場合は 10、 エ ラ ーが発生 し た場合は 01 にな り ます。消去/プ ロ グ ラ ム (ER/PROG) ス テー タ ス フ ィ ール ド IR[4] は、 デバ イ ス で消 去ま たはプ ロ グ ラ ム を実行中の場合は 0、 それ以外の場合は 1 に 設定 さ れます。 ISC ス テー タ ス フ ィ ール ド IR[3] は、 デバ イ ス が イ ン シ ス テ ム コ ン フ ィ ギ ュ レーシ ョ ン (ISC) モー ド の場合は 1、 それ以外の場合は 0 に設定 さ れ ま す。 DONE フ ィ ール ド IR[2] は、指定のデザ イ ン リ ビ ジ ョ ンが正常にプ ロ グ ラ ム さ れた場合は 1、プ ロ グ ラ ムが完了 し なか っ た場合は 0 に設定 さ れます。残 り の ビ ッ ト IR[1:0] は、IEEE 規格 1149.1 で定義 さ れてい る よ う に 01 に設定 さ れます。バウン ダ リ
スキ ャ ン
レ ジ ス タ
バ ウ ン ダ リ ス キ ャ ン レ ジ ス タ は 、 EXTEST、 SAMPLE/ PRELOAD、 お よ び CLAMP 命令中のデバ イ ス ピ ン の ス テー ト を制御お よ び監視す る ために使用 し ま す。 Platform Flash PROM の各出力ピ ン には、 バ ウ ン ダ リ ス キ ャ ン レ ジ ス タ と し て使用 さ れ る 2 段の レ ジ ス タ があ り 、 各入力ピ ンには 1 段の レ ジ ス タ があ り ます。双方向ピ ンには合計で 3 段の レ ジ ス タ があ り 、 バ ウ ン ダ リ ス キ ャ ンレ ジ ス タ と し て使用 さ れます。各出力ピ ンで、TDI に 近い レ ジ ス タ 段は出力の ス テー ト を制御お よ びモニ タ す る ために 使用 さ れ、TDO に近い 2 番目の段では出力ピ ンのハ イ イ ン ピー ダ ン ス状態を制御お よ びモニ タ す る ために使用 さ れ ます。各入力 ピ ン では、1 段の レ ジ ス タ に よ り 入力ピ ンの ス テー ト を制御お よ びモニ タ し ます。双方向ピ ン では 3 つの ビ ッ ト が使用 さ れ、1 番 目が入力段ビ ッ ト 、2 番目が出力段ビ ッ ト 、3 番目が出力 イ ネー ブル段 ビ ッ ト と な り ま す。 TDO に最 も 近いのは出力 イ ネーブル 接続 さ れてい る デバ イ ス ピ ン のバ ウ ン ダ リ ス キ ャ ン の ビ ッ ト 順 は、41ページの表13お よ び43ページの表14を参照 し て く だ さ い。 完全なバ ウ ン ダ リ ス キ ャ ンの ビ ッ ト 順は、BSDL フ ァ イ ルの 「attribute BOUNDARY_REGISTER」 セ ク シ ョ ン を参照 し て く だ さ い。バ ウ ン ダ リ ス キ ャ ン セル 0 に割 り 当て ら れてい る ビ ッ ト は、 バ ウ ン ダ リ ス キ ャ ン レ ジ ス タ の LSB であ り 、TDO に最 も 近い レ ジ ス タビ ッ ト です。識別レ ジ ス タ
IDCODE
レ ジ ス タ IDCODE はベン ダーに よ り 割 り 当て ら れてい る 固定値で、デバ イ ス の製造者お よ び タ イ プ を 電子的に識別す る た めに使用 さ れ ま す。 IDCODE レ ジ ス タ は 32 ビ ッ ト 幅です。 IDCODE レ ジ ス タ を 調 べ る に は、IDCODE 命 令 を 使 用 し て シ フ ト 出 力 し ま す。 表 7 : 命令スキ ャ ンシーケ ン スの一部 と し て IR に読み込まれる XCFxxS の命令キ ャ プ チ ャの値TDI → IR[7:5] IR[4] IR[3] IR[2] IR[1:0] → TDO
予約済み ISC ス テー タ ス セキ ュ リ テ ィ 0 0 1
表 8 : 命令スキ ャ ンシーケ ン スの一部 と し て IR に読み込まれる XCFxxP の命令キ ャ プ チ ャの値
TDI →
IR[15:9] IR[8:7] IR[6:5] IR[4] IR[3] IR[2] IR[1:0]
→ TDO 予約済み ISC エ ラ ー ER/PROG エ ラ ー ER/PROG ス テー タ ス ISC ス テー タ ス DONE 0 1
IDCODE レ ジ ス タ は、 次の よ う なバ イ ナ リ フ ォーマ ッ ト です。 vvvv:ffff:ffff:aaaa:aaaa:cccc:cccc:ccc1 v = チ ッ プのバージ ョ ン番号
f = PROM の フ ァ ミ リ コ ー ド a = Platform Flash PROM の製品 ID c = 製造者 ID IDCODE レ ジ ス タ の LSB は、IEEE 規格 1149.1 で定義 さ れてい る よ う に常に 1 です。
USERCODE
レ ジ ス タ プ ロ グ ラ ム可能な 32 ビ ッ ト の ス ク ラ ッ チパ ッ ド は、 通常デバ イ ス に プ ロ グ ラ ム さ れ た 内 容 を 示 す た め に 使 用 さ れ ま す。 USERCODE 命令を使用す る と 、 こ の識別 コ ー ド を シ フ ト 出力 し て読み取 る こ と がで き ます。こ の コ ー ド は、Platform Flash PROM を プ ロ グ ラ ムす る 際に USERCODE レ ジ ス タ に読み込ま れ ます。 デバ イ ス が空の場合や コ ー ド がプ ロ グ ラ ム中に書 き 込まれない場 合は、USERCODE レ ジ ス タ の値はFFFFFFFFh と な り ます。 カ ス タ マ コ ー ド レ ジ ス タ XCFxxP PROM では、USERCODE と は別に、デザ イ ン リ ビ ジ ョ ン を示す 32 バ イ ト のカ ス タ マ コ ー ド を指定で き ます。カ ス タ マ コ ー ド は、通常デザ イ ン リ ビ ジ ョ ンに関す る 情報を示すために使 用 さ れ、 プ ロ グ ラ ム中に設定 さ れます。こ のカ ス タ マコ ー ド を読 み出すには、JTAG のプ ラ イ ベー ト 命令が必要です。 PROM が空 の場合、 デザ イ ン リ ビ ジ ョ ン の カ ス タ マ コ ー ド がプ ロ グ ラ ム中 に書 き 込まれなか っ た場合、デザ イ ン リ ビ ジ ョ ンが消去 さ れた場 合は、 カ ス タ マコ ー ド はすべて 1 にな り ます。Platform Flash PROM TAP
の特性
Platform Flash PROM フ ァ ミ リ では、イ ン シ ス テ ムプ ロ グ ラ ムお よ び IEEE 1149.1 バ ウ ン ダ リ ス キ ャ ン (JTAG) テ ス ト の両方を、 4 ワ イ ヤのテ ス ト ア ク セ スポー ト (TAP) を使用 し て実行 し ます。 こ れに よ り シ ス テ ム設計が簡略化 さ れ、 標準の自動テ ス ト 装置で 両方 の 操作 を 実行す る こ と が 可能 に な り ま す。 Platform Flash PROM TAP の AC 特性を次に説明 し ます。
TAP
タ イ ミ ング
図4に、TAP 信号のタ イ ミ ン グ を 示し ま す。こ の TAP タ イ ミ ン グ は、 バ ウ ン ダ リ ス キ ャ ンお よ び ISP の両方で同一です。 表 9 : Platform Flash PROM の IDCODEデバイ ス IDCODE(1) (16 進数) XCF01S <v>5044093 XCF02S <v>5045093 XCF04S <v>5046093 XCF08P <v>5057093 XCF16P <v>5058093 XCF32P <v>5059093 メ モ : 1. IDCODE の <v> はデバ イ ス の リ ビ ジ ョ ンコ ー ド (16 進数) であ り 、 さ ま ざ ま です。 図 4 : TAP の タ イ ミ ング
TCK
TCKMIN TMSSTMS
TDI
TDO
TMSH TDIH TDOV TDIS DS026_04_020300TAP
の
AC
パラ メ ー タ
表10に、図4で示 し た TAP 波形の タ イ ミ ン グパ ラ メ ー タ を示 し ます。XCFxxP
の追加機能
内部オシ レー タ
XCFxxP PROM には、FPGA コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ ス の CLKOUT ピ ンお よ び DATA ピ ン を駆動す る た めに 使用で き る 内部オシ レー タ が含 ま れてい ます。こ の内部オシ レー タ は PROM を プ ロ グ ラ ムす る 際に イ ネーブルにで き 、 デフ ォ ル ト の周波数ま たはそれ以下の周波数に設定で き ます (37ページの 「XCFxxP PROM を コ ン フ ィ ギ ュ レ ーシ ョ ンマ ス タ と し て使用 す る 場合 (ク ロ ッ ク ソ ース はオシ レー タ)」 を参照)。CLKOUT
XCFxxP PROM には、CLKOUT 信号 を イ ネーブルにす る オプ シ ョ ンがあ り 、 こ れに よ り コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス のデー タ に揃え ら れた ソ ー ス 同期 ク ロ ッ ク を提供で き ま す。 こ の CLKOUT 信号は、CLK 入力ピ ン ま たは内部オシ レー タ のい ずれか を ソ ース と し ます。内部 ク ロ ッ ク ソ ース は、PROM のプ ロ グ ラ ム シーケ ン ス で選択 し ます。出力デー タ は、CLKOUT の立 ち上が り エ ッ ジで有効にな り ます。 CLKOUT 信号はプ ロ グ ラ ム中に イ ネーブルに設定 さ れ、CE が Low、OE/RESET が High の場合に ア ク テ ィ ブにな り ま す。CE が Low か ら High に 遷 移 す る と き に OE/RESET が High で PROM の タ ー ミ ナルカ ウ ン ト に達 し ていない場合、CLKOUT は さ ら に 8 ク ロ ッ ク サ イ ク ル間ア ク テ ィ ブに保持 さ れた後デ ィ ス エーブルにな り ます。OE/RESET が High か ら Low に遷移す る と 、CLKOUT はす ぐ にデ ィ ス エーブルにな り ます。CLKOUT 信 号をデ ィ ス エーブルにす る と 、CLKOUT ピ ンはハ イ イ ン ピーダ ン ス にな る ので、 既知の ス テー ト にす る ため外部か ら High にプ ルア ッ プす る 必要があ り ます。カ ス ケ ー ド 接 続 し た Platform Flash PROM で CLKOUT を イ ネーブルにす る と 、 デー タ 転送が完了 し た後に最初の PROM の
圧縮を 使用し な い高速パラ レ ルコ ン フ ィ ギ ュ レ ーシ ョ ン で は、 コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス上の BUSY 信号が駆 動さ れま す。 BUSY が High にな る と 、PROM の内部ア ド レ ス カ ウ ン タ が 停 止 し 、 デ ー タ 出 力 の 現 在 の 値 が 保 持 さ れ ま す。 BUSY が High の間は、PROM は CLKOUT 信号を FPGA に送 信し 続け、FPGA のコ ン フ ィ ギ ュ レ ーシ ョ ン ロ ジ ッ ク にク ロ ッ ク を 供給し ま す。 BUSY が Low にな る と 、 追加のコ ン フ ィ ギ ュ レ ーシ ョ ン データ を 受信する 準備ができ た と いう こ と にな る の で、 コ ン フ ィ ギ ュ レ ーシ ョ ン イ ン タ ーフ ェ イ ス に新し いデータ が送信さ れま す。
解凍
XCFxxP PROM には、 ザ イ リ ン ク ス の圧縮技術に対応 し たデー タ 解凍機能が組み込まれてい ます。 Platform Flash PROM の圧縮 フ ァ イ ルは、iMPACT を使用 し て FPGA ビ ッ ト ス ト リ ーム か ら 生成 し ます。圧縮ビ ッ ト ス ト リ ーム でプ ロ グ ラ ム さ れた XCFxxP PROM を使用す る 場合、FPGA の コ ン フ ィ ギ ュ レーシ ョ ンには ス レ ーブ シ リ ア ル モー ド お よ び ス レ ーブ SelectMAP (パ ラ レ ル) モー ド のみがサポー ト さ れます。圧縮率は、 タ ーゲ ッ ト デバ イ ス フ ァ ミ リ 、 デザ イ ンの内容な ど の要素に よ り 異な り ます。 解凍オプシ ョ ンは、PROM のプ ロ グ ラ ムシーケ ン ス で イ ネーブ ルに し ます。 PROM か ら FPGA の コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス に ク ロ ッ ク と デー タ を送信す る 前に、 デー タ が解凍 さ れます。解凍機能を イ ネーブルに し た場合は、PROM の ク ロ ッ ク 出力ピ ン (CLKOUT) を コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の ク ロ ッ ク 信号 と し て使用 し 、FPGA の コ ン フ ィ ギ ュ レ ー シ ョ ン ク ロ ッ ク 入力 ピ ン (CCLK) に接続す る 必要が あ り ま す。 CLKOUT の ソ ース と し ては、PROM の CLK 入力ピ ン ま たは内 部オ シ レ ー タ のいずれか を 使用で き ま す。 PROM に接続 さ れた 表 10 : TAP の タ イ ミ ングパ ラ メ ー タ 表記 パラ メ ー タ 最小 最大 単位 TCKMIN VCCJ = 2.5V ま たは 3.3V の場合の TCK の最小 ク ロ ッ ク 周期 67 - ns TMSS VCCJ = 2.5V ま たは 3.3V の場合の TMS のセ ッ ト ア ッ プタ イ ム 8 - ns TMSH VCCJ = 2.5V ま たは 3.3V の場合の TMS のホール ド タ イ ム 25 - ns TDIS VCCJ = 2.5V ま たは 3.3V の場合の TDI のセ ッ ト ア ッ プ タ イ ム 8 - ns TDIH VCCJ = 2.5V ま たは 3.3V の場合の TDI のホール ド タ イ ム 25 - ns TDOV VCCJ = 2.5V ま たは 3.3V の場合の TDO の有効遅延 - 22 ns解凍機能が イ ネーブルの場合、CLKOUT 信号は最高周波数が低 く 設定 さ れた制御 ク ロ ッ ク と な り ます。 解凍 さ れたデー タ が送信 可能に な る ま で CLKOUT ピ ン はハ イ イ ン ピ ーダ ン ス に な る の で、 外部か ら High にプルア ッ プ し て既知の ス テー ト にす る 必要 があ り ます。 解凍機能 を イ ネーブルにす る と 、BUSY 入力は自動的にデ ィ ス エーブルにな り ます。
設 定 の 詳 細 は、『Platform Flash PROM User Guide』 の 「Decompression Setups」 セ ク シ ョ ン を参照 し て く だ さ い。
デザイ ン
リ ビ ジ ョ ン機能
デザ イ ン リ ビ ジ ョ ン機能を使用す る と 、1 つの PROM ま たはカ ス ケー ド 接続 さ れた複数の PROM に 4 つ ま での異な る デザ イ ン リ ビ ジ ョ ン を保存で き ます。こ の機能は、8、16、32Mb の XCFxxP PROM で、 シ リ ア ル モー ド お よ びパ ラ レ ルモー ド の両方でサ ポ ー ト さ れ て い ま す。デザ イ ン リ ビ ジ ョ ン 機能は圧縮 PROM フ ァ イ ルで も 使用で き 、CLKOUT を イ ネーブルに し た場合で も 使用で き ま す。 PROM プ ロ グ ラ ム フ ァ イ ルお よ び リ ビ ジ ョ ン情 報フ ァ イ ル (.cfi) は、iMPACT を使用 し て作成 し ます。 iMPACT でデザ イ ン リ ビ ジ ョ ン をプ ロ グ ラ ムす る には、CFI フ ァ イ ルが必 要です。 1 つのデザ イ ン リ ビ ジ ョ ンは、1 ～ n 個の 8Mb メ モ リ ブ ロ ッ ク に保存 さ れ ま す。 1 つのデザ イ ン リ ビ ジ ョ ン が 8Mb 未満の場合 は、 残 り の部分には 1 が挿入 さ れ ます。サ イ ズの大 き いデザ イ ン リ ビ ジ ョ ンでは複数の 8Mb メ モ リ ブ ロ ッ ク が使用 さ れ、 最後の メ モ リ ブ ロ ッ ク の余っ た部分には 1 が挿入 さ れます。 • 1 つの 32Mb PROM には 4 つの 8Mb メ モ リ ブ ロ ッ ク があ り 、 最大で 4 つま でのデザ イ ン リ ビ ジ ョ ン を保存で き ます。 た と えば、32Mb のデザ イ ン リ ビ ジ ョ ン を 1 つ、16Mb のデ ザ イ ン リ ビ ジ ョ ン を 2 つ、8Mb のデザ イ ン リ ビ ジ ョ ン を 3 つま たは 4 つな ど の よ う に保存で き ます。 • 1 つのリ ビ ジ ョ ン を 保存する のに 最低 8Mb 必要な の で 、 16Mb PROM に保存で き る デザ イ ン リ ビ ジ ョ ンは 2 つ ま で です。16Mb のデザ イ ン リ ビ ジ ョ ン を 1 つ、8Mb のデザ イ ン リ ビ ジ ョ ン を 1 つま たは 2 つの よ う に保存で き ます。 • 8Mb PROM には、8Mb のデザ イ ン リ ビ ジ ョ ン を 1 つ し か保 存で き ません。 サ イ ズの大 き いデザ イ ン リ ビ ジ ョ ンは、 カ ス ケー ド 接続 し た複数 の PROM に分配 し て保存で き ます。た と えば、32Mb PROM を 2 つカ ス ケー ド 接続す る と 、64Mb のデザ イ ン リ ビ ジ ョ ン を 1 つ、 32Mb のデザ イ ン リ ビ ジ ョ ン を 2 つ、16Mb のデザ イ ン リ ビ ジ ョ ン を 3 つま たは 4 つな ど の よ う に保存で き ます。 16Mb PROM と 8Mb PROM を カ ス ケー ド 接続す る と 、 メ モ リ 容量は 24Mb にな る ので、24Mb のデザ イ ン リ ビ ジ ョ ン を 1 つ、8Mb のデザ イ ン リ ビ ジ ョ ン を 2 つま たは 3 つ保存で き ます。 複数の リ ビ ジ ョ ン の保存例 を、図5に示 し ま す。デザ イ ン リ ビ ジ ョ ン の分配は、iMPACT でフ ァ イ ル生成時に自動的に行われ ま す。 PROM フ ァ イ ルが作成 さ れ る 際、 各デザ イ ン リ ビ ジ ョ ン に リ ビ ジ ョ ン番号が割 り 当て ら れます。 リ ビ ジ ョ ン 0 = '00' リ ビ ジ ョ ン 1 = '01' リ ビ ジ ョ ン 2 = '10' リ ビ ジ ョ ン 3 = '11'Platform Flash PROM に複数のデザイ ンリ ビ ジョ ン を プロ グ ラ ム し たら 、外部 REV_SEL[1:0] ピ ン ま たは内部デザイ ンリ ビ ジョ ン 制御ビ ッ ト を 使用し て、特定のデザイ ン リ ビ ジョ ン を 選択し ま す。 デザイ ンリ ビ ジョ ン の選択に外部ピ ン を 使用する か内部ピ ン を 使 用する かは、EN_EXT_SEL ピ ン で指定し ま す。 EN_EXT_SEL が Low の場合は外部リ ビ ジョ ンセレ ク ト ピ ン REV_SEL[1:0] で選 択さ れ、High の場合は内部リ ビ ジョ ン セレ ク ト 制御ビ ッ ト で選択 さ れま す。電源投入時に、デザイ ン リ ビ ジョ ン 選択入力 (外部ピ ン ま たは制御ビ ッ ト) が読み取ら れま す。電源投入後は、デザイ ン リ ビ ジョ ン の選択は次のイ ベン ト で読み取ら れま す。 • CE の立ち上が り エ ッ ジ
• OE/RESET の立ち下が り エ ッ ジ (CE が Low の場合) • CF の立ち上が り エ ッ ジ (CE が Low の場合)
• JTAG CONFIG 命令によ る リ コ ン フ ィ ギュ レ ーショ ン の開始 その後、 選択 さ れたデザ イ ン リ ビ ジ ョ ン のデー タ が FPGA コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス に送信 さ れます。
図 5 : デザイ ン リ ビ ジ ョ ンの保存例 REV 0 (8 Mb) REV 1 (8 Mb) REV 2 (8 Mb) REV 3 (8 Mb) REV 0 (8 Mb) REV 1 (8 Mb) REV 2 (16 Mb) REV 0 (16 Mb) REV 1 (16 Mb) REV 0 (8 Mb) REV 1 (24 Mb) REV 0 (32 Mb) 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷4 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷3 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷2 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷1 (a) 1 䈧䈱 XCF32P PROM 䉕↪䈚䈢䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮䈱ሽ REV 0 (16 Mb) REV 1 (16 Mb) REV 2 (16 Mb) REV 3 (16 Mb) REV 0 (16 Mb) REV 1 (16 Mb) REV 2 (32 Mb) REV 0 (32 Mb) REV 1 (32 Mb) REV 0 (16 Mb) REV 1 (16 Mb) REV 0 (32 Mb) 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷4 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷3 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷2 䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮㩷1 (b) 2䈧䈱 XCF32P PROM 䉕↪䈚䈢䊂䉱䉟䊮㩷䊥䊎䉳䊢䊮䈱ሽ
PROM 0 PROM 0 PROM 0 PROM 0 PROM 0
PROM 0 PROM 0 PROM 0 PROM 0 PROM 0
REV 0 (32 Mb) REV 1
(32 Mb)
PROM 1 PROM 1 PROM 1 PROM 1 PROM 1
PROM
に よ る
FPGA
コ ン フ ィ ギ ュ レーシ ョ ンのモー ド と 接続
FPGA の I/O、 論理関数、 内部接続は、FPGA のビ ッ ト ス ト リ ーム に含 ま れ る コ ン フ ィ ギ ュ レ ーシ ョ ン デー タ に よ り 構築 さ れ ま す。ビ ッ ト ス ト リ ームは、FPGA のモー ド ピ ンの ス テー ト に よ っ て、 電源投入時に自動的に FPGA に書 き 込まれ る か、 コ マ ン ド を 使用 し て書 き 込みます。ザ イ リ ン ク ス Platform Flash PROM は、 直接 FPGA コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス にダ ウ ン ロ ー ド し ます。サポー ト さ れてい る コ ン フ ィ ギ ュ レーシ ョ ンモー ド は、XCFxxS で は マ ス タ シ リ ア ル と ス レ ー ブ シ リ ア ル、 XCFxxP で は マ ス タ シ リ ア ル、 ス レ ー ブ シ リ ア ル、 マ ス タ SelectMAP、 ス レ ーブ SelectMAP です。次に、 サポー ト さ れ る FPGA コ ン フ ィ ギ ュ レ ーシ ョ ン モー ド の概要 を 説明 し ま す。各 FPGA デバ イ ス でサ ポー ト さ れて い る コ ン フ ィ ギ ュ レ ーシ ョ ン モ ー ド な ど、 デバ イ ス コ ン フ ィ ギ ュ レ ー シ ョ ン の 詳細は、 各 FPGA のデー タ シー ト を参照 し て く だ さ い。
マス タ
シ リ アル
モー ド
マ ス タ シ リ アルモー ド では、FPGA で生成 さ れた コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (CCLK) に同期 し て、外部 メ モ リ か ら ビ ッ ト シ リ アル形式の コ ン フ ィ ギ ュ レ ーシ ョ ン ビ ッ ト ス ト リ ーム が自 動的に FPGA に書 き 込まれます。モー ド は、 電源投入時ま たは再 コ ン フ ィ ギ ュ レーシ ョ ン時に、 モー ド 選択ピ ン を使用 し て選択 し ます。マ ス タ シ リ アルモー ド では、単純な コ ン フ ィ ギ ュ レーシ ョ ンイ ン タ ーフ ェ イ ス が使用 さ れます。 FPGA の コ ン フ ィ ギ ュ レー シ ョ ンに必要なのは、 シ リ アルデー タ ラ イ ン、 ク ロ ッ ク ラ イ ン、 2 つの制御 ラ イ ン (INIT お よ び DONE) のみです。 PROM か ら の デー タ は、CCLK の各立ち上が り エ ッ ジ で イ ン ク リ メ ン ト す る PROM の内部ア ド レ ス カ ウ ン タ を使用 し て ア ク セ ス さ れ、1 つの デー タ ラ イ ン (DIN) で順次読み出 さ れ ます。シ リ アルビ ッ ト ス ト リ ームデー タ は、FPGA の内部で生成 さ れた CCLK 信号の各 立ち上が り エ ッ ジの少 し 前に、FPGA の DIN 入力ピ ン でセ ッ ト ア ッ プ さ れてい る 必要があ り ます。 通常、FPGA 内部で生成 さ れ る CCLK の周波数は広い範囲か ら 選択で き 、 常にデフ ォ ル ト の低周波数か ら 開始 し ます。 FPGA の ビ ッ ト ス ト リ ームの コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト に よ り 、マ ス タ シ リ アル コ ン フ ィ ギ ュ レーシ ョ ンシーケ ン ス の残 り の部分に 対 し て、CCLK を 高 い 周 波 数 に 切 り 替 え る こ と が で き ま す。 CCLK の周波数は、 ビ ッ ト ス ト リ ーム生成時に選択 し ます。 マ ス タシ リ アル コ ン フ ィ ギ ュ レーシ ョ ン モー ド におけ る FPGA デバ イ ス と PROM の接続は、次の と お り です (17ページの図6)。 • PROM の DATA 出力を最初の FPGA デバ イ ス の DIN 入力に接続 し ます。
• マ ス タ FPGA の CCLK 出力を PROM の CLK 入力に接続 し ます。
• PROM の CEO 出力をデ イ ジー チ ェーンの次の PROM (あ る 場合) の CE 入力に接続 し ます。
• すべての PROM の OE/RESET ピ ン をすべての FPGA デバ イ ス の INIT_B ピ ン に接続 し ま す。こ の接続に よ り 、 コ ン フ ィ ギ ュ レーシ ョ ンの開始前に PROM のア ド レ ス カ ウ ン タ が必ず リ セ ッ ト さ れます。 • PROM の CE 入力を DONE ピ ンで駆動 し ます。最初 (ま た は唯一) の PROM の CE 入力は、DONE が グ ラ ン ド に接続 さ れていない場合は、 すべての FPGA デバ イ ス の DONE 出 力で駆動で き ま す。 CE を Low に固定す る こ と も で き ま す が、 こ の よ う にす る と DATA 出力が常にア ク テ ィ ブにな り 、 不要な ICCア ク テ ィ ブ電源電流が発生す る 原因 と な り ます (30ページの 「動作条件での DC 特性」 )。
• PROM の CF ピ ンは、 通常 FPGA の PROG_B (ま たは PROGRAM) 入力に接続 し ま す。 XCFxxP では、CF ピ ン は 双方向ピ ン です。 XCFxxP の CF ピ ン を FPGA の PROG_B (ま たは PROGRAM) 入力に接続 し ない場合は、High に固定 す る 必要があ り ます。
ス レーブ
シ リ アル
モー ド
ス レ ーブシ リ アルモー ド では、 外部 ク ロ ッ ク に同期 し て、 外部 メ モ リ か ら ビ ッ ト シ リ アル形式の コ ン フ ィ ギ ュ レ ーシ ョ ン ビ ッ ト ス ト リ ームが FPGA に書 き 込まれます。モー ド は、 電源投入時 ま たは再 コ ン フ ィ ギ ュ レーシ ョ ン時に、 モー ド 選択ピ ン を使用 し て選択 し ま す。ス レ ーブ シ リ アルモー ド では、 単純な コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス が使用 さ れます。 FPGA の コ ン フ ィ ギ ュ レ ーシ ョ ン に必要なのは、 シ リ アルデー タ ラ イ ン、 ク ロ ッ ク ラ イ ン、2 つの制御 ラ イ ン (INIT お よ び DONE) のみです。 PROM か ら のデー タ は、CCLK の各立ち上が り エ ッ ジで イ ン ク リ メ ン ト す る PROMの内部ア ド レ ス カ ウ ン タ を使用 し て ア ク セ ス さ れ、1 つのデー タ ラ イ ン (DIN) で順次読み出 さ れます。シ リ アルビ ッ ト ス ト リ ームデー タ は、 外部 CCLK 信号の各立ち上が り エ ッ ジの少 し 前に、FPGA の DIN 入力ピ ン でセ ッ ト ア ッ プ さ れてい る 必要があ り ます。 ス レ ー ブ シ リ ア ル コ ン フ ィ ギ ュ レ ー シ ョ ン モ ー ド に お け る FPGA デバ イ ス と PROM の接続は、 次の と お り です (18ページ の図7)。• PROM の DATA 出力を最初の FPGA デバ イ ス の DIN 入力 に接続 し ます。
• PROM の CLKOUT (XCFxxP のみ) ま たは外部 ク ロ ッ ク ソ ース を FPGA の CCLK 入力に接続 し ます。
• PROM の CEO 出力をデ イ ジー チ ェ ーンの次の PROM (あ る 場合) の CE 入力に接続 し ます。
• すべての PROM の OE/RESET ピ ン をすべての FPGA デバ イ ス の INIT_B (ま たは INIT) ピ ン に接続 し ま す。こ の接続 に よ り 、 コ ン フ ィ ギ ュ レーシ ョ ン の開始前に PROM のア ド レ スカ ウ ン タ が必ず リ セ ッ ト さ れます。 • PROM の CE 入力を DONE ピ ンで駆動 し ます。最初 (ま た は唯一) の PROM の CE 入力は、DONE が グ ラ ン ド に接続 さ れていない場合は、 すべての FPGA デバ イ ス の DONE 出 力で駆動で き ま す。 CE を Low に固定す る こ と も で き ま す が、 こ の よ う にす る と DATA 出力が常にア ク テ ィ ブにな り 、 不要な ICCア ク テ ィ ブ電源電流が発生す る 原因 と な り ます (30ページの 「動作条件での DC 特性」 )。
• PROM の CF ピ ンは、 通常 FPGA の PROG_B (ま たは PROGRAM) 入力に接続 し ま す。 XCFxxP では、CF ピ ン は 双方向ピ ン です。 XCFxxP の CF ピ ン を FPGA の PROG_B (ま たは PROGRAM) 入力に接続 し ない場合は、High に固定 す る 必要があ り ます。
シ リ アル
デ イ ジー
チ ェ ーン
複数の FPGA をデ イ ジーチ ェ ーン接続 し て、1 つの ソ ース か ら シ リ アルで コ ン フ ィ ギ ュ レーシ ョ ンで き ます。 1 つの FPGA の コ ン フ ィ ギ ュ レ ー シ ョ ン が 終了す る と 、 次 の デバ イ ス の デー タ が FPGA の DOUT ピ ンに送信 さ れます。通常 DOUT ピ ン上のデー タ は CCLK の立ち下が り エ ッ ジで変化 し ますが、CCLK の立ち 上が り エ ッ ジで変化す る デバ イ ス も あ り ます。特定の FPGA デバ イ ス での詳細は、 そのデバ イ ス のデー タ シー ト を参照 し て く だ さ い。デ イ ジーチ ェーン接続 し たデバ イ ス の コ ン フ ィ ギ ュ レーシ ョ ンでは、 最初の FPGA を マ ス タシ リ アル と し て CCLK を生成 さ せ、その他のデバ イ ス を ス レーブシ リ アルに設定す る か (19ペー ジ の図8)、 すべて のデバ イ ス を ス レ ーブ シ リ ア ルに設定 し て、 FPGA の コ ン フ ィ ギ ュ レ ー シ ョ ン イ ン タ ー フ ェ イ ス に外部 ク ロ ッ ク を供給 し ます (18ページの図7ま たは23ページの図12)。マス タ
SelectMAP (
パラ レル
)
モー ド
(XCFxxP PROM
のみ
)
マス タ SelectMAP モード では、FPGA で生成さ れたコ ン フ ィ ギュ レ ーシ ョ ン ク ロ ッ ク (CCLK) に 同期し て バイ ト 幅の データ が FPGA に書き 込ま れ、BUSY フ ラ グ でデータ のフ ロ ーが制御さ れ ま す。モード は、 電源投入時ま た は再コ ン フ ィ ギ ュ レ ーシ ョ ン 時 に、モード 選択ピ ン を 使用し て選択し ま す。コ ン フ ィ ギュ レ ーショ ン イ ン タ ーフ ェ イ ス には、 通常パラ レ ルデータ バス 、 ク ロ ッ ク ラ イ ン 、2 つの制御ラ イ ン (INIT およ び DONE) が必要です。ま た、SelectMAP コ ン フ ィ ギュ レ ーショ ン が正常に行われる よ う に する た め、FPGA のチッ プセレ ク ト ピ ン 、 ラ イ ト ピ ン 、 およ び BUSY ピ ン を 正し く 制御ま た は監視する 必要があ り ま す。コ ン フ ィ ギュ レ ーショ ンデータ は、CCLK の各立ち上がり エッ ジでイ ン ク リ メ ン ト する PROM の内部ア ド レ ス カ ウ ン タ を 使用し てア ク セス さ れ、PROM の [D0..D7] ピ ン から バイ ト ご と に読み出さ れま す。ビ ッ ト ス ト リ ーム データ は、FPGA の内部で生成さ れた CCLK 信号の各立ち上がり エッ ジの少し 前に、FPGA の [D0..D7] 入力ピ ン でセッ ト ア ッ プさ れて いる 必要があ り ま す。 FPGA によ り BUSY が High にア サート さ れた 場合、BUSY が Low になる ま でコ ン フ ィ ギ ュ レ ーシ ョ ン データ を 待機さ せる 必要があ り ま す。 SelectMAP コ ン フ ィ ギ ュ レ ーシ ョ ン を イ ネ ーブ ルにする た め、FPGA のア ク ティ ブ Low のチッ プセレ ク ト ピ ン (CS ま たは CS_B) およ びア ク テ ィ ブ Low の ラ イ ト ピ ン (WRITE ま た は RDWR_B) を グ ラ ン ド に固定する 必要があ り ま す。 マ ス タ SelectMAP の コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス には、FPGA の内部オシ レー タ に よ り ク ロ ッ ク を供給 し ます。通 常、FPGA 内部で生成 さ れ る CCLK の周波数は広い範囲か ら 選 択で き 、 常にデ フ ォ ル ト の低周波数か ら 開始 し ま す。 FPGA の ビ ッ ト ス ト リ ームの コ ン フ ィ ギ ュ レーシ ョ ンビ ッ ト に よ り 、マ ス タ SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン シーケ ン ス の残 り の部分 に対 し て、CCLK を 高い周波数に切 り 替 え る こ と が で き ま す。 CCLK の周波数は、 ビ ッ ト ス ト リ ーム生成時に選択 し ます。 コ ン フ ィ ギ ュ レーシ ョ ンの終了後は、SelectMAP ポー ト の ピ ン を ユーザー I/O と し て使用す る か、Persist オプシ ョ ン を使用 し て コ ン フ ィ ギ ュ レーシ ョ ン ピ ン と し て保持で き ます。 マ ス タ SelectMAP (パ ラ レル) コ ン フ ィ ギ ュ レーシ ョ ン モー ド に お け る FPGA デ バ イ ス と PROM の 接 続 は、 次 の と お り で す (20ページの図9)。• PROM の DATA 出力を最初の FPGA デバ イ ス の [D0..D7] 入力に接続 し ます。
• マ ス タ FPGA の CCLK 出力を PROM の CLK 入力に接続 し ます。
• PROM の CEO 出力をデ イ ジー チ ェ ーンの次の PROM (あ る 場合) の CE 入力に接続 し ます。
• すべての PROM の OE/RESET ピ ン をすべての FPGA デバ イ ス の INIT_B ピ ン に接続 し ま す。こ の接続に よ り 、 コ ン フ ィ ギ ュ レーシ ョ ンの開始前に PROM のア ド レ ス カ ウ ン タ が必ず リ セ ッ ト さ れます。 • PROM の CE 入力を DONE ピ ンで駆動 し ます。最初 (ま た は唯一) の PROM の CE 入力は、DONE が グ ラ ン ド に接続 さ れていない場合は、 すべての FPGA デバ イ ス の DONE 出 力で駆動で き ま す。 CE を Low に固定す る こ と も で き ま す が、 こ の よ う にす る と DATA 出力が常にア ク テ ィ ブにな り 、 不要な ICCア ク テ ィ ブ電源電流が発生す る 原因 と な り ます (30ページの 「動作条件での DC 特性」 )。 • 高周波数のパ ラ レルコ ン フ ィ ギ ュ レーシ ョ ンでは、すべての PROM の BUSY ピ ン を FPGA の BUSY 出力に接続 し ます (FPGA に BUSY ピ ンがあ り 、BUSY ピ ン を使用す る 必要が あ る 場合)。こ の接続に よ り 、FPGA が次の コ ン フ ィ ギ ュ レー シ ョ ン デー タ バ イ ト を受信す る 準備がで き る ま で、PROM の次のデー タ は転送 さ れ ま せん。FPGA の BUSY ピ ン に関 す る 要件は、使用す る FPGA のデー タ シー ト ま たは コ ン フ ィ ギ ュ レーシ ョ ンユーザーガ イ ド を参照 し て く だ さ い。 • PROM の CF ピ ンは、 通常 FPGA の PROG_B (ま たは
PROGRAM) 入力に接続 し ま す。 XCFxxP では、CF ピ ン は 双方向ピ ン です。 XCFxxP の CF ピ ン を FPGA の PROG_B (ま たは PROGRAM) 入力に接続 し ない場合は、High に固定 す る 必要があ り ます。
ス レーブ
SelectMAP (
パラ レル
)
モー ド
(XCFxxP PROM
のみ
)
ス レ ーブ SelectMAP モー ド では、 外部 コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (CCLK) に同期 し てバ イ ト 幅のデー タ が FPGA に書 き 込まれ、BUSY フ ラ グでデー タ の フ ロ ーが制御 さ れます。モー ド は、 電源投入時ま たは再 コ ン フ ィ ギ ュ レーシ ョ ン時に、 モー ド 選 択ピ ン を使用 し て選択 し ます。コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ ス には、 通常パ ラ レ ルデー タバ ス、 ク ロ ッ ク ラ イ ン、2 つ の 制 御 ラ イ ン (INIT お よ び DONE) が 必 要 で す。 ま た、 SelectMAP コ ン フ ィ ギ ュ レ ーシ ョ ン が正常に行われ る よ う にす る た め、FPGA のチ ッ プ セ レ ク ト ピ ン、 ラ イ ト ピ ン、 お よ び BUSY ピ ン を 正 し く 制御 ま た は監視す る 必要が あ り ま す。コ ン フ ィ ギ ュ レーシ ョ ン デー タ は、CCLK の各立ち上が り エ ッ ジで イ ン ク リ メ ン ト す る PROM の内部ア ド レ ス カ ウ ン タ を使用 し て ア ク セ ス さ れ、PROM の [D0..D7] ピ ンか ら バ イ ト ご と に読み出 さ れます。ビ ッ ト ス ト リ ームデー タ は、CCLK の各立ち上が り エ ッ ジの少 し 前に、FPGA の [D0..D7] 入力ピ ン でセ ッ ト ア ッ プ さ れ てい る 必要があ り ます。 FPGA に よ り BUSY が High にアサー ト さ れた場合、BUSY が Low にな る ま で コ ン フ ィ ギ ュ レーシ ョ ン デー タ を 待機 さ せ る 必要が あ り ま す。 SelectMAP コ ン フ ィ ギ ュ レ ーシ ョ ン を イ ネーブルにす る た め、FPGA の ア ク テ ィ ブ Low の チ ッ プ セ レ ク ト ピ ン (CS ま た は CS_B) お よ び ア ク テ ィ ブ Low の ラ イ ト ピ ン (WRITE ま たは RDWR_B) を グ ラ ン ド に固 定す る 必要があ り ます。 コ ン フ ィ ギ ュ レーシ ョ ンの終了後は、SelectMAP ポー ト の ピ ン を ユーザー I/O と し て使用す る か、Persist オプシ ョ ン を使用 し て コ ン フ ィ ギ ュ レーシ ョ ン ピ ン と し て保持で き ます。 ス レーブ SelectMAP (パ ラ レル) コ ン フ ィ ギ ュ レーシ ョ ン モー ド におけ る FPGA デバ イ ス と PROM の接続は、 次の と お り です (21ページの図10)。• PROM の DATA 出力を最初の FPGA デバ イ ス の [D0..D7] 入力に接続 し ます。
• PROM の CLKOUT ま たは外部 ク ロ ッ ク ソ ース を FPGA の CCLK 入力に接続 し ます。
• PROM の CEO 出力をデ イ ジー チ ェーンの次の PROM (あ る 場合) の CE 入力に接続 し ます。
• すべての PROM の OE/RESET ピ ン をすべての FPGA デバ イ ス の INIT_B ピ ン に接続 し ま す。こ の接続に よ り 、 コ ン フ ィ ギ ュ レーシ ョ ンの開始前に PROM のア ド レ ス カ ウ ン タ が必ず リ セ ッ ト さ れます。 • PROM の CE 入力を DONE ピ ン で駆動 し ます。最初 (ま た は唯一) の PROM の CE 入力は、DONE が グ ラ ン ド に接続 さ れていない場合は、 すべての FPGA デバ イ ス の DONE 出 力で駆動で き ま す。 CE を Low に固定す る こ と も で き ま す が、 こ の よ う にす る と DATA 出力が常にア ク テ ィ ブにな り 、 不要な ICCア ク テ ィ ブ電源電流が発生す る 原因 と な り ます (30ページの 「動作条件での DC 特性」 )。 • 高周波数のパ ラ レルコ ン フ ィ ギ ュ レーシ ョ ンでは、すべての PROM の BUSY ピ ン を FPGA の BUSY 出力に接続 し ます (FPGA に BUSY ピ ンがあ り 、BUSY ピ ン を使用す る 必要が あ る 場合)。こ の接続に よ り 、FPGA が次の コ ン フ ィ ギ ュ レー シ ョ ン デー タ バ イ ト を受信す る 準備がで き る ま で、PROM の次のデー タ は転送 さ れ ま せん。FPGA の BUSY ピ ン に関 す る 要件は、使用す る FPGA のデー タ シー ト ま たは コ ン フ ィ ギ ュ レーシ ョ ンユーザーガ イ ド を参照 し て く だ さ い。 • PROM の CF ピ ンは、 通常 FPGA の PROG_B (ま たは
PROGRAM) 入力に接続 し ま す。 XCFxxP では、CF ピ ン は 双方向ピ ン です。 XCFxxP の CF ピ ン を FPGA の PROG_B (ま たは PROGRAM) 入力に接続 し ない場合は、High に固定 す る 必要があ り ます。
SelectMAP (
パラ レル
)
モー ド での複数の
FPGA
の
接続
(XCFxxP PROM
のみ
)
SelectMAP モー ド では、 複数の Virtex-II FPGA を コ ン フ ィ ギ ュ レーシ ョ ン し 、 同時に起動 さ せ る こ と がで き ます。こ の よ う に複 数のデバ イ ス を コ ン フ ィ ギ ュ レーシ ョ ンす る には、 すべてのデバ イ ス の CCLK、DONE、INIT、デー タ ([D0..D7])、ラ イ ト (WRITE ま たは RDWR_B)、 お よ び BUSY ピ ン をパ ラ レ ルに接続す る 必 要があ り ます。すべてのデバ イ ス を 1 つの ビ ッ ト ス ト リ ームで コ ン フ ィ ギ ュ レーシ ョ ン し 、 リ ー ド バ ッ ク は使用せず、BUSY 信号 を 必要と し な い CCLK の周波数を 選択し て いる 場合は、CS_B ピ ン を 共通線に接続し て 、 すべて のデバイ ス が同時にコ ン フ ィ ギ ュ レ ーシ ョ ン さ れる よ う にする こ と ができ ま す (図10)。 制御 ロ ジ ッ ク を 追加すれば、 特定のデバ イ ス の CS_B ピ ン を ア サー ト し 、該当す る コ ン フ ィ ギ ュ レーシ ョ ンデー タ を イ ネーブル に し て、 各デバ イ ス を個別に コ ン フ ィ ギ ュ レ ーシ ョ ン で き ま す。 ま た、SelectMAP コ ン フ ィ ギ ュ レーシ ョ ン の各 FPGA の ビ ッ ト ス ト リ ーム を、 個別のデザ イ ン リ ビ ジ ョ ン と し て PROM に保存 す る こ と も 可能です。デザ イ ン リ ビ ジ ョ ン機能を使用す る 場合、 適切な ビ ッ ト ス ト リ ーム を選択す る には、制御 ロ ジ ッ ク を追加 し 、 EN_EXT_SEL ピ ン を アサー ト し て、REV_SEL[1:0] ピ ン でビ ッ ト ス ト リ ーム を選択 し ます。 ビ ッ ト ス ト リ ーム を書 き 込む FPGA は、CS_B ピ ン を アサー ト し て選択 し ます (24ページの図13)。 パ ラ レル接続 し たデバ イ ス の コ ン フ ィ ギ ュ レーシ ョ ン では、 最初 の FPGA を マ ス タ SelectMAP と し て CCLK を生成 さ せ、その他 のデバ イ ス を ス レ ーブ SelectMAP に設定す る か、 すべてのデバ イ ス を ス レーブ SelectMAP に設定 し て、FPGA の コ ン フ ィ ギ ュ レ ーシ ョ ン イ ン タ ー フ ェ イ ス に外部 ク ロ ッ ク を 供給 し ま す。各 FPGA デバ イ ス でサ ポー ト さ れて い る コ ン フ ィ ギ ュ レ ーシ ョ ン モ ー ド な ど、 デバ イ ス コ ン フ ィ ギ ュ レ ー シ ョ ン の 詳細 は、 各 FPGA のデー タ シー ト を参照 し て く だ さ い。
コ ン フ ィ ギ ュ レーシ ョ ン
PROM
のカ スケー ド 接続
シ リ アルデ イ ジーチ ェ ーン接続 し た複数の FPGA、 パ ラ レ ル接 続 し た複数の FPGA (SelectMAP モー ド)、ま たはサ イ ズの大 き い コ ン フ ィ ギ ュ レ ーシ ョ ン ビ ッ ト ス ト リ ーム を必要 と す る 大容量 の FPGA を コ ン フ ィ ギ ュ レーシ ョ ンす る 場合は、PROM を カ ス ケー ド 接続 し て メ モ リ 容量を増やす こ と がで き ます (19ページの 図8、22ページの図11、 お よ び23ページの図12)。 PROM を カ ス ケー ド 接続す る には、CEO 出力を次の PROM の CE 入力に接 続 し 、すべての PROM の ク ロ ッ ク 信号お よ びデー タ 出力を パ ラ レ ル接続 し ま す。最初の PROM の最後のデー タ が読み出 さ れ る と 、CEO 出力が Low にな り 、 デー タ 出力がハ イ イ ン ピーダ ン ス にな り ます。す る と 、2 番目の PROM の CE 入力が Low にな り 、 デー タ 出力が イ ネーブルにな り ます。 コ ン フ ィ ギ ュ レーシ ョ ンが完了 し た後、PROM の OE/RESET ピ ンが Low ま たは CE が High になれば、 カ ス ケー ド 接続 さ れたす べての PROM のア ド レ スカ ウ ン タ が リ セ ッ ト さ れます。 ク ロ ッ ク 出力 (CLKOUT) オプシ ョ ン、 解凍オプシ ョ ン、 デザ イ ン リ ビ ジ ョ ン機能な ど の XCFxxP のア ド バン ス機能を使用す る 場合は、 カ ス ケー ド 接続す る すべての PROM に XCFxxP を使用 す る 必要があ り ます。 XCFxxP のア ド バン ス機能を使用 し ない場 合は、XCFxxP と XCFxxS の両方の PROM を混合で き ます。FPGA
の コ ン フ ィ ギ ュ レーシ ョ ンの開始
Platform Flash PROM を 使用 し た FPGA の コ ン フ ィ ギ ュ レ ー シ ョ ン を開始す る には、 次の よ う な方法があ り ます。 • 電源投入と 同時に自動的にコ ン フ ィ ギ ュ レ ーシ ョ ン を 開始 す る • 外部 PROG_B (ま たは PROGRAM) パルス を使用す る • JTAG の CONFIG 命令を使用す る FPGA の 電源投入シ ーケ ン ス が 終了する か 、PROG_B (ま た は PROGRAM) ピ ンがアサー ト さ れ る と 、FPGA の コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ が ク リ ア さ れ、 コ ン フ ィ ギ ュ レ ーシ ョ ンモー ド が選択 さ れて、FPGA が コ ン フ ィ ギ ュ レーシ ョ ン可能な状態に な り ま す。 FPGA の PROG_B ピ ン は、 外 部 か ら 制 御 す る か、 Platform Flash PROM の CF ピ ン に接続 し て制御 し ま す。 JTAG の CONFIG 命令を実行す る と 、CF 出力が 300 ～ 500ns の間 Low にな り 、FPGA が リ セ ッ ト さ れて コ ン フ ィ ギ ュ レーシ ョ ンが開始 し ます。 iMPACT では、 [Load FPGA] オプシ ョ ン を設定す る と 、 JTAG の CONFIG コ マ ン ド で FPGA の コ ン フ ィ ギ ュ レーシ ョ ン を開始で き ます。 デザ イ ン リ ビ ジ ョ ン機能を イ ネーブルに し た XCFxxP を使用す る 場合は、FPGA が リ セ ッ ト さ れた と き に正 し いデザ イ ン リ ビ ジ ョ ン が選択 さ れ る よ う にす る た め、CF ピ ン を 常に FPGA の PROG_B (ま たは PROGRAM) に接続 し て く だ さ い。 CF の立ち 上が り エ ッ ジで外部 REV_SEL ピ ン ま たは内部 リ ビ ジ ョ ンセ レ ク ト ビ ッ ト が読み取 ら れ ま す。 JTAG の CONFIG コ マ ン ド を実 行す る と 、FPGA コ ン フ ィ ギ ュ レーシ ョ ン シーケ ン ス が開始 さ れ る 前に新 し いデザ イ ン リ ビ ジ ョ ン が読み取 ら れ ま す。 XCFxxP でデザ イ ン リ ビ ジ ョ ン機能を使用 し ない場合、CF ピ ン を FPGA の PROG_B (ま たは PROGRAM) ピ ンに接続 し ないのであれば、 High に固定す る 必要があ り ます。
![表 6 : Platform Flash PROM のバウン ダ リ スキ ャ ン命令 バウン ダ リ スキ ャ ン コ マ ン ド XCFxxS IR[7:0] (16 進数 ) XCFxxP IR[15:0] (16 進数) 説明 必須命令 BYPASS FF FFFF BYPASS を イ ネーブルに し ます。 SAMPLE/PRELOAD 01 0001 バ ウ ン ダ リ ス キ ャ ンの SAMPLE/PRELOAD 操作を イ ネーブルに し ます。 EXTEST 00 00](https://thumb-ap.123doks.com/thumbv2/123deta/5815580.539521/7.892.45.857.305.765/バウンバウン進数XCFxxP進数ネーブルリキャンSAMPLEPRELOAD操作ネーブル.webp)
