KNX 双绞线网络收发器 NCN5130

(1)

KNX NCN5130

NCN5130

是

款收发器

IC ，

适用

KNX 双

绞线网络

(KNX TP1 - 256) 。它支持联接楼宇网络的执行器、感器、微

控制器、开关或其应用。

NCN5130 可处理总线数据的发送和接收。它由未调节的

总线电压稳定电压生满足自己的电源需求，同时微控制器等外部器电。

NCN5130 可确保安全耦合至总线并总线去耦。断电时，总

线监控向外部微控制器发出警告，便可实时存储关键数据。

• 9600

波特

KNX

通信速度

• 监控 KNX

总线电压和电流

• 支持的总线电流消耗最可达 40 mA

• 效 DC-DC 转换器

♦

3.3 V 固定

♦

1.2 V

至

21 V

可选

• 电源调节器控制监控

• 线性 20 V 调节器

• 已发送的数据帧缓冲(支持扩展帧)

• 送到机控制器的可选 UART

或

SPI

接口

• 送到机控制器的可选 UART

和

SPI

波特率

• UART 送到机的可选 CRC

• 带 MARKER

服务的可选接收帧结束

• 送到机的可选直接模拟信号

• 用工标准成本 16 MHz 石英工

• 外部器生 8 或 16 MHz 时钟

• 自动确认(可选)

• 自动轮询 (

可选

)

• 温度监控

• 扩展工温度范围：- 40 ° C

至

+105 ° C

• 这器无铅符合 RoHS

标准

QFN40 MN SUFFIX CASE 485AU

MARKING DIAGRAM 40

1

NCN5130 21420−004 AWLYYWWG

A = 装配地点

WL = 晶圆批次 YY = 年 WW = 工周

G = 无铅封装

请参阅本数据表第57封装尺寸部分的详细订购和装运息。

(2)

POR

TSDTW UVD

DC/DC Converter 1

DC/DC Converter 2

NCN5130

CAV VBUS1

CCP

TXO

FANIN VBUS2

V20V

XTAL1 XTAL2 XSEL

XCLK

SAVEB RESETB ANAOUT

VSS2 VDD2 VDD2MV VDD2MC VSW2 VSS1 VDD1 VDD1M VSW1 VIN MODE2 MODE1 TREQ CSB/UC1 SDO/TXD SDI/RXD SCK/UC2 VSSD

VDDD VDDA VSSA

VFILT CEQ2

CEQ1

20V LDO Fan−In Control

Bus Coupler Impedance

Control

Transmitter

OSC Receiver

UART

SPI KNXDLL

Interface Controller

Mode

OSCRC

Diagnostics XCLKC

TRIG

ANALOG BUFFER

图1. NCN5130

VSSA VBUS2 TXO CCP CAV VBUS1 CEQ1 CEQ2 VFILT

XCLKC TRIG MODE1 MODE2 TREQ CSB/UC1 SDI/RXD SDO/TXD SCK/UC2 VDDD

VSSDXCLKXSELXTAL2XTAL1SAVEBRESETBFANINANAOUTVDDA

1 2 3 4 5 6 7 8 9 10

30 29 28 27 26 25 24 23 22 21

40 39 38 37 36 35 34 33 32 31

NCN5130

V20V

(3)

表1.

Name Pin Description Type

Equivalent Schematic

VSSA 1 Analog Supply Voltage Ground Supply

VBUS2 2 Ground for KNX Transmitter Supply

TX0 3 KNX Transmitter Output Analog Output Type 1

CCP 4 AC coupling external capacitor connection Analog I/O Type 2

CAV 5 Capacitor connection to average bus DC voltage Analog I/O Type 3

VBUS1 6 KNX power supply input Supply Type 5

CEQ1 7 Capacitor connection 1 for defining equalization pulse Analog I/O Type 4 CEQ2 8 Capacitor connection 2 for defining equalization pulse Analog I/O Type 4

VFILT 9 Filtered bus voltage Supply Type 5

V20V 10 20V supply output Supply Type 5

VDD2MV 11 Voltage monitor of Voltage Regulator 2 Analog Input Type 8

VDD2MC 12 Current monitor input 1 of Voltage Regulator 2 Analog Input Type 9

VDD2 13 Current monitor input 2 of Voltage Regulator 2 Analog Input Type 8

VSS2 14 Voltage Regulator 2 Ground Supply

VSW2 15 Switch output of Voltage Regulator 2 Analog Output Type 6

VIN 16 Voltage Regulator 1 and 2 Power Supply Input Supply Type 5

VSW1 17 Switch output of Voltage Regulator 1 Analog Output Type 6

VSS1 18 Voltage Regulator 1 Ground Supply

VDD1 19 Current Input 2 and Voltage Monitor Input of Voltage Regulator 1 Analog Input Type 8

VDD1M 20 Current Monitor Input 1 of Voltage Monitor 1 Analog Input Type 9

XCLKC 21 Clock Frequency Configure Digital Input Type 12

TRIG 22 Transmission Trigger Output Digital Output Type 13

MODE1 23 Mode Selection Input 1 Digital Input Type 12

MODE2 24 Mode Selection Input 2 Digital Input Type 12

TREQ 25 Transmit Request Input Digital Input Type 12

CSB/UC1 26 Chip Select Output (SPI) or Configuration Input (UART)

or 20 V LDO Disable (Analog Mode) Digital Output or

Digital Input Type 13 or 14 SDI/RXD 27 Serial Data Input (SPI) or Receive Input (UART) Digital Input Type 14 SDO/TXD 28 Serial Data Output (SPI) or Transmit Output (UART) Digital Output Type 13 SCK/UC2 29 Serial Clock Output (SPI) or Configuration Input (UART)

or Voltage Regulator 2 Disable (Analog Mode) Digital Output or

Digital Input Type 13 or 14

VDDD 30 Digital Supply Voltage Input Supply Type 7

VSSD 31 Digital Supply Voltage Ground Supply

XCLK 32 Oscillator Clock Output Digital Output Type 13

XSEL 33 Clock Selection (Quartz or Digital Clock) Digital Input Type 12

XTAL2 34 Clock Generator Output (Quartz) or Input (Digital Clock) Analog Output or Type 10 or 14

(4)

图显示用户相关输入和输出的等效原理图。这图表所用电路的简化表示。

TXO 60V

CCP 60V

60V

CAV 7V

CEQx 60V

Type 1: TXO−pin Type 2: CCP−pin Type 3: CAV−pin Type 4: CEQ1 and CEQ2−pin

VBUS1 60V VBUS1

VFILT 60V VFILT

V20V 60V V20V

VIN 60V

VIN

VSWx

VIN

60V

Type 5: VBUS1−, VFILT−, V20V and VIN−pin Type 6: VSW1 and VSW2−pin

VDDA

7V VDDD

VDDD

7V

VDD2MV 7V VDD2

60V VDD1

7V

Type 7: VDDD− and VDDA−pin

Type 8: VDD1−, VDD2− and VDD2MV−pin

VDD1M

VDD1

7V

VDD2MC

VDD2

7V

60V

XTAL2

VDDD

XTAL1

VDDD

Type 9: VDD1M− and VDD2MC−pin

Type 10: XTAL1− and XTAL2−pin

IN

VDDD

RDOWN

OUT

VDDD

IN

VDDD

OUT

VDDD

RUP

Type 12: MODE1−, MODE2−, TREQ−, XCLKC− and XSEL−pin

Type 13: CSB/UC1−, SDO/TXD−, SCK/UC2−,

TRIG− and XCLK−pin

Type 14: CSB/UC1−, SDI/RXD−, SCK/UC2

and XTAL2−pin

Type 15: RESETB− and SAVEB−pin Type 11: FANIN−pin

ANAOUT

VDDA

Type 16: ANAOUT FANIN

VAUX

7V

注意: CSB/UC1 和 SCK/UC2 的类型取 MODE1 - MODE2 引脚状态 XTAL1 和 XTAL2 引脚的类型取 XSEL 引脚状态。

(5)

表2. !"#$(注 1 和 2)

Symbol Parameter Min Max Unit

V_TXO KNX Transmitter Output Voltage −0.3 +45 V

I_TXO KNX Transmitter Output Current (Note 3) − 250 mA

V_CCP Voltage on CCP−pin −10.5 +14.5 V

V_CAV Voltage on CAV−pin −0.3 +3.6 V

V_BUS1 Voltage on VBUS1−pin −0.3 +45 V

V_ANAOUT Voltage on ANAOUT pin −0.3 +3.6 V

I_BUS1 Current Consumption VBUS1−pin 0 120 mA

V_CEQ Voltage on pins CEQ1 and CEQ2 −0.3 +45 V

V_FILT Voltage on VFILT−pin −0.3 +45 V

V_20V Voltage on V20V−pin −0.3 +25 V

V_DD2MV Voltage on VDD2MV−pin −0.3 +3.6 V

V_DD2MC Voltage on VDD2MC−pin −0.3 +45 V

V_DD2 Voltage on VDD2−pin −0.3 +45 V

V_SW Voltage on VSW1− and VSW2−pin −0.3 +45 V

V_IN Voltage on VIN−pin −0.3 +45 V

V_DD1 Voltage on VDD1−pin −0.3 +3.6 V

V_DD1M Voltage on VDD1M−pin −0.3 +3.6 V

V_DIG Voltage on pins MODE1, MODE2, TREQ, CSB/UC1, SDI/TXD, SDO/RXD, SCK/

UC2, XCLK, XSEL, SAVEB, RESETB, XCLKC, TRIG, and FANIN −0.3 +3.6 V

VDD Voltage on VDDD− and VDDA−pin −0.3 +3.6 V

VXTAL Voltage on XTAL1− and XTAL2−pin −0.3 +3.6 V

TST Storage temperature −55 +150 °C

TJ Junction Temperature (Note 4) −40 +155 °C

VHBM Human Body Model electronic discharge immunity (Note 5) −2 +2 kV

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

(参考译文)

如果电压超过最大定表列的范围，器可能损坏。如果超过这，将无法证器功能，可能导致器损坏，影响可性。1. 常规：在电路流动的电流定正电流。

2. VBUS2、VSS1、VSS2、VSSA 和 VSSD 构成地。它硬连接至 PCB 接地层。

3. 室温，发射器用 27 W 分流电阻，在整温度范围电流 250 mA。

4. 在制范围的正常性能证达到热警告级别。在热警告和热断间，功能暂时失或性能降(干扰止后复存在)。

5. 符合 JEDEC JESD22-A114。

(6)

%&'(

工范围定功能操限制和器的参数特性。请注意，保证芯片在这工范围外的功能。长时间在推荐工范围外运行可能影响器的可性。

表3.')

Symbol Parameter Min Max Unit

VBUS1 VBUS1 Voltage (Note 6) +20 +33 V

V_DD Digital and Analog Supply Voltage (VDDD− and VDDA−pin) +3.13 +3.47 V

V_IN Input Voltage DC−DC Converter 1 and 2 (Note 7) +33 V

V_CCP Input Voltage at CCP−pin −10.5 +14.5 V

V_CAV Input Voltage at CAV−pin 0 +3.3 V

V_DD1 Input Voltage on VDD1−pin +3.13 +3.47 V

V_DD1M Input Voltage on VDD1M−pin +3.13 +3.57 V

V_DD2 Input Voltage on VDD2−pin +1.2 +21 V

V_DD2MC Input Voltage on VDD2MC−pin +1.2 +21.1 V

V_DD2MV Input Voltage on VDD2MV−pin +1.2 VDD V

VDIG Input Voltage on pins MODE1, MODE2, TREQ, CSB/UC1, SDI/RXD, SCK/UC2,

XCLKC, and XSEL 0 VDD V

V_FANIN Input Voltage on FANIN−pin 0 3.6 V

f_clk Clock Frequency External Quartz 16 MHz

T_A Ambient Temperature −40 +105 °C

TJ Junction Temperature (Note 8) −40 +125 °C

Functional operation above the stresses listed in the Recommended Operating Ranges is not implied. Extended exposure to stresses beyond the Recommended Operating Ranges limits may affect device reliability.

(参考译文)

推荐工范围表格所列电压时，证能够正常运行。长时间在推荐工范围表格规定范围外的电压运行，可能影响器的可性。6. 电压指直流。!用均衡脉"时，总线电压必 # 11 V 和 45 V 间。

7. VIN 引脚$的最小工电压至少应 1 V，大 VDD1 和 VDD2 的最。

8. 更的结温可能导致!用寿命缩短。

(7)

表4.*+,-./$否则直流参数适用在建议工条运行的器。常规：在电路流动的电流定正电流。

Symbol Pin(s) Parameter Remark/Test Conditions Min Typ Max Unit

0

VBUS1 VBUS1 Bus DC voltage Excluding active and equalization

pulse 20 − 33 V

I_{BUS1_Int} Bus Current Consumption VBUS = 30 V, IBUS = 10 mA, DC2,

V20V disabled, no crystal or clock − 2.00 2.70 mA

VBUS = 20 V, IBUS = 40 mA − 3.50 4.40

VBUSH Undervoltage release level VBUS1 rising, see Figure 5 17.1 18.0 18.9 V VBUSL Undervoltage trigger level VBUS1 falling, see Figure 5 15.9 16.8 17.7 V

VBUS_Hyst Undervoltage hysteresis 0.6 − − V

V_DDD VDDD Digital Power Supply 3.13 3.3 3.47 V

V_DDA VDDA Analog Power Supply 3.13 3.3 3.47 V

V_AUX Auxiliary Supply Internal supply, for info only 2.8 3.3 3.6 V

KNX 12

DIcoupler/Dt VBUS1 Bus Coupler Current Slope

Limitation FANIN floating, V_FILT > V_FILTH − 0.40 0.50 A/s

FANIN = GND, V_FILT > V_FILTH − 0.80 1.00 Resistor R6 = 10k, V_FILT > V_FILTH − 1.51 1.95 Resistor R6 = 13.3k, V_FILT > V_FILTH − 1.17 1.47 Resistor R6 = 20k, V_FILT > V_FILTH − 0.78 0.98 Resistor R6 = 42.2k, V_FILT > V_FILTH − 0.37 0.48 Resistor R6 = 93.1k, V_FILT > V_FILTH − 0.17 0.23 Icoupler_lim,

startup

VBUS1 Bus Coupler Startup Current

Limitation FANIN floating, V_FILT > V_FILTH 20.0 25.0 30.0 mA FANIN = GND, V_FILT > V_FILTH 40.0 50.0 60.0 Resistor R6 = 10k, V_FILT > V_FILTH 45.0 72.2 114.0 Resistor R6 = 13.3k, V_FILT > V_FILTH 45.0 70.7 86.0 Resistor R6 = 20k, V_FILT > V_FILTH 40.0 48.5 57.5 Resistor R6 = 42.2k, V_FILT > V_FILTH 19.5 23.4 27.8 Resistor R6 = 93.1k, V_FILT > V_FILTH 9.4 11.3 13.1 Icoupler_lim VBUS1 Bus Coupler Current

Limitation FANIN floating, V_FILT > V_FILTH 10.6 11.4 12 mA

FANIN = GND, V_FILT > V_FILTH 20.5 22.3 24 Resistor R6 = 10k, VFILT > VFILTH 39.6 43.9 47.0 Resistor R6 = 13.3k, VFILT > VFILTH 30.0 33.0 35.2 Resistor R6 = 20k, VFILT > VFILTH 20.3 22.1 23.6 Resistor R6 = 42.2k, VFILT > VFILTH 9.4 10.7 11.9 Resistor R6 = 93.1k, VFILT > VFILTH 4.2 5.1 6.0

V VBUS1, Coupler Voltage Drop V

(8)

$ DC−DC 34

V_IN VIN Input Voltage 4.47 − 33 V

V_DD1 VDD1 Output Voltage 3.13 3.3 3.47 V

V_{DD1_rip} Output Voltage Ripple V_IN = 25 V, I_DD1 = 40 mA,

L1 = 220 mH − 40 − mV

IDD1_lim Overcurrent Threshold R₂ = 1 W, see Figure 13 −100 −200 mA

hVDD1 Power Efficiency

(DC Converter Only) Vin = 25 V, IDD1 = 35 mA, L₁ = 220 mH (1.26 W ESR), see Figure 12

− 90 − %

R_{DS(on)_p1} R_DS(on) of power switch See Figure 18 − − 8 W

R_{DS(on)_n1} R_DS(on) of flyback switch See Figure 18 − − 4 W

V_DD1M VDD1M Input voltage VDD1M−pin − − 3.57 V

5 DC−DC 34

V_IN VIN Input Voltage V_DD2+1 − 33 V

V_DD2 VDD2 Output Voltage V_IN ≥ VDD2 1.2 − 21 V

V_DD2H Undervoltage release level V_DD2 rising, see Figure 6 − 0.9xV_DD2 − V

V_DD2L Undervoltage trigger level V_DD2 falling, see Figure 6 − 0.8xV_DD2 − V V_{DD2_rip} Output Voltage Ripple V_IN = 25 V, V_DD2 = 3.3 V,

IDD2 = 40 mA, L2 = 220 mH − 40 − mV

IDD2_lim Overcurrent Threshold R₃ = 1 W, see Figure 13 −100 − −250 mA

hVDD2 Power Efficiency

(DC Converter Only) V_in = 25 V, V_DD2 = 3.3 V, I_DD2 = 35 mA, L₂ = 220 mH (1.26 W ESR), see Figure 13

− 90 − %

R_{DS(on)_p2} R_DS(on) of power switch See Figure 18 − − 8 W

R_{DS(on)_n2} R_DS(on) of flyback switch See Figure 18 − − 4 W

V_DD2M VDD2MC Input voltage VDD2MC−pin − − 21.1 V

R_VDD2M VDD2MV Input Resistance VDD2MV−pin 1 − − MW

I_leak,vsw2 Half−bridge leakage − − 20 mA

V20V 56

V_20V V20V V20V Output Voltage I_20V < I_{20V_lim}, V_FILT ≥ 21 V 18 20 22 V DI_{20V, STEP} V20V Output Current

Limitation Step R6 > 250 kW − 1.04 − mA

10 kW < R6 < 93.1 kW − 50.8/R₆ − A

R6 < 2 kW − 2.29 − mA

I_{20V_lim} V20V Output Current Limitation

(for V20VCLIMIT[2:0] = 100) R6 > 250 kW 4.34 5.68 8.00 mA

10 kW < R6 < 93.1 kW 132.0/R6 273.4/R6 392.0/R6 A

R6 < 2 kW 9.52 12.37 16.00 mA

V20VH V20V Undervoltage release level V20V rising, see Figure 7 14.2 15.0 15.8 V V20VL V20V Undervoltage trigger level V20V falling, see Figure 7 13.2 14.0 14.8 V

V20V_hyst V20V Undervoltage hysteresis V20V_hyst = V20VH – V20VL − 1.0 − V

XTAL 78

(9)

,;

V_IL SCK/UC2, SDI/RXD, CSB/UC1, TREQ, MODE1, MODE2, XSEL, XCLKC,

XTAL2

Logic Low Threshold 0 − 0.7 V

VIH Logic High Threshold 2.65 − VDDD V

R_DOWN Internal Pull−Down Resistor SCK/UC2−, SDI/RXD− and CSB/UC1 pin excluded. Only valid in Normal State.

5 10 28 kW

,;

V_OL SCK/UC2, SDO/TXD, CSB/UC1, XCLK,TRIG

Logic low output level 0 − 0.4 V

VOH Logic high output level VDDD −

0.45 − VDDD V

I_L SCK/UC2,

XCLK,TRIG Load Current − − 8 mA

SDO/TXD,

CSB/UC1 − − 4 mA

V_OL SAVEB,

RESETB Logic low level open drain I_OL = 4 mA − − 0.4 V

R_up Internal Pull−up Resistor 20 40 80 kW

<=

PVBUS ANAOUT Analog output division ratio for V_BUS 0.067 0.071 0.075

PVFILT Analog output division ratio for VFILT 0.071 0.075 0.079

PV20V Analog output division ratio for V20V 0.086 0.091 0.096

PVDDA Analog output division ratio for VDDA 0.438 0.462 0.485

PVDD2 Analog output division ratio for VDD2MV 0.950 1.000 1.050

PIBUS Analog output conversion ratio for IBUS 14.0 20.9 28.8 V/A

PTJ Analog output conversion ratio for Tjunction − −4 − mV/K

VTJ_OFF Analog output offset for T_junction at 300K − 1.309 − V

V_OFF Analog output offset voltage −12 − 12 mV

t_SW,ANA Time between writing Analog Control Register 1 and stable ANAOUT

voltage (<1 nF capacitive load) − 33 − ms

>?@:

T_TW Thermal Warning Rising temperature (See Figure 8) 105 115 125 °C

T_TSD Thermal shutdown Rising temperature (See Figure 8) 130 140 150 °C

THyst Thermal Hysteresis See Figure 8 5 11 15 °C

DT Delta TTSD and TTW See Figure 8 − 21.7 − °C

ABCD

(10)

表5.+,-./$否则%流参数适用在建议工条运行的器。

0

tBUS_FILTER VBUS1 VBUS1 filter time See Figure 4 − 2 − ms

$ DC-DC 34

tVSW1_rise VSW1 Rising slope at VSW1−pin − 0.45 − V/ns

tVSW1_fall Falling slope at VSW1−pin − 0.6 − V/ns

5 DC-DC 34

tVSW2_rise VSW2 Rising slope at VSW2−pin − 0.45 − V/ns

tVSW2_fall Falling slope at VSW2−pin − 0.6 − V/ns

XTAL 78

f_XTAL XTAL1, XTAL2 XTAL Oscillator Frequency − 16 − MHz

EFG

t_WDPR Prohibited Watchdog

Acknowledge Delay See Watchdog, p22 2 − 33 ms

t_WDTO Watchdog Timeout Interval Selectable over UART or SPI 33 − 524 ms

t_{WDTO_acc} Watchdog Timeout Interval

Accuracy =Xtal accuracy

tWDRD Watchdog Reset Delay 0 ns

tRESET Reset Duration 8 ms

HIJK ( SPI)

tsck SCK SPI Clock period SPI Baudrate depending on configuration input bits (see Interface Mode, p26). Tolerance is equal to Xtal oscillator tolerance.

WXM

NCN5130

VSSA ₁ VBUS2 ₂ TXO ₃ CCP ₄ CAV ₅ VBUS1 ₆ CEQ1 ₇ CEQ2 ₈ VFILT

VDD2MV 11 VDD2MC12 VDD2 13 VSS2 14 VSW2 15 VIN 16 VSW1 17 VSS1 18 VDD119 VDD1M 20

9 ₂₁ XCLKC

22 TRIG MODE1 23

25 TREQ MODE2 24

CSB/UC1 26

SDI/RXD 27

SDO/TXD 28

V20V ₁₀

SCK/UC2 29

VDDD

VSSD 31XCLK32XSEL 33

XTAL2 34

XTAL1 35SAVEB 36

RESETB 37

FANIN 38ANAOUT39VDDA 40

30 3.3

C

2

3.3

A

B

GND VCC 3.3

TxD RxD SAVEb RESETb

uC CLK

3.3 D₂

D₁ R₁

C1

C₃ C₄ C₇

R₆

C₅

C₈ C₉

X1

C₆

C₁₀

L₁ R₂

图12.WXM，9 UART <Z (19200 bps)，0，I[ FANIN \] 8 MHz ^:U_!

(15)

WXM

NCN5130

VSSA ₁ VBUS2 ₂ TXO ₃ CCP ₄ CAV ₅ VBUS1 ₆ CEQ1 ₇ CEQ2 ₈ VFILT

VDD2MV11 VDD2MC 12 VDD2 13 VSS2 14 VSW2 15 VIN 16 VSW1 17 VSS118 VDD1 19 VDD1M 20

9 ₂₁ XCLKC

22 TRIG MODE1 23

25 TREQ MODE2 24

CSB/UC1 26

SDI/RXD 27

SDO/TXD 28

V20V ₁₀

SCK/UC2 29

VDDD

VSSD 31

XCLK 32XSEL33XTAL2 34

XTAL1 35

SAVEB 36RESETB 37

FANIN 38ANAOUT39VDDA40

30 3.3

3.3

3.3 GND

VCC 3.3

SDO SDI SAVEb RESETb

V2

VCC2

SCK

SCB

uC CLK

TREQ A

B

D2

D₁ R₁

C1

C2

C₇ C₃ C₄

C5

X₁

C8 C9

C₆

C10

C11

R₃ R₅ R₄

R₂ L2 L1

图13.WXM，SPI (500 kbps)，0，10 mA 1`+ 0.5 mA/ms 1+ab，16 MHz ^:U_

(16)

WXM

NCN5130

VSSA ₁ VBUS2 ₂ TXO ₃ CCP ₄ CAV 5 VBUS1

6 CEQ1 ₇ CEQ2 ₈ VFILT ₉

VDD2MV 11 VDD2MC 12 VDD2 13 VSS2 14 VSW2 15 VIN 16 VSW1 17 VSS1 18 VDD1 19 VDD1M 20

XCLKC 21 22 TRIG

MODE1 23 25 TREQ

MODE2 24

CSB/UC1 26

SDI/RXD 27

SDO/TXD 28

V20V ₁₀

SCK/UC2 29

30 VDDD VSSD 31 XCLK 32 XSEL 33 XTAL2 34 XTAL1 35 SAVEB 36 RESETB 37 FANIN 38 ANAOUT 39 VDDA 40 3.3

C5

R1

C1

C3 C4 C7

C2

L1

C10 3.3

3.3

C6

GND VCC 3.3

TxD RxD SAVEb RESETb

R2 3.3

D1

D2

A

B

图14.WXM，<=<Z，0，20 mA 1`+ 1.0 mA/ms 1+ab

(17)

表6.I["

Comp. Function Min Typ Max Unit Remarks Notes

C1 AC coupling capacitor 42.3 47 51.7 nF 50 V, Ceramic 9

C₂ Equalization capacitor 198 220 242 nF 50 V, Ceramic 9

C₃ Capacitor to average bus DC voltage 80 100 120 nF 50 V, Ceramic 9

C₄ Storage and filter capacitor VFILT 12.5 100 4000 mF 35 V 9, 17

C₅ VDDA HF rejection capacitor 80 100 − nF 6.3 V, Ceramic

C₆ VDDD HF rejection capacitor 80 100 − nF 6.3 V, Ceramic

C₇ Load Capacitor V20V − 1 − mF 35 V, Ceramic, ESR < 2 W 14,

15, 17

C₈, C₉ Parallel capacitor X−tal 8 10 12 pF 6.3 V, Ceramic 10

C₁₀ Load capacitor VDD1 8 10 − mF 6.3 V, Ceramic, ESR < 0.1 W

C₁₁ Load capacitor VDD2 8 10 − mF Ceramic, ESR < 0.1 W 11

R₁ Shunt resistor for transmitting 24.3 27 29.7 W 1 W 9

R₂ DC1 sensing resistor 0.47 1 10 W 1/16 W

R₃ DC2 sensing resistor 0.47 1 10 W 1/16 W

R₄ Voltage divider to specify VDD2 0 − − W 1/16 W, see p19 for

calculating the exact value

R₅ 0 − 1000 kW

L₁, L₂ DC1/DC2 inductor − 220 − mH

D₁ Reverse polarity protection diode SS16 12

D2 Voltage suppressor 1SMA40CA

X₁ Crystal oscillator FA-238 13

R6 Fan-In Programming Resistor 10 − 93.1 kW 1% precision 16

9. /必 #最小和最大间满足 KNX 要求。

10. 实际电容取 X1。如果选择晶;振荡器，则选择电容时 !率等 16 MHz。如果提<外部时钟号，则无电容。

11. 电容电压取由 R4 和 R5 定的 VDD2 。有定 VDD2 电压的更多详细息，请参见第 16 。 12. 要满足 KNX 要求，必 !用反向极性=极管。

13. 要满足KNX要求，必提<16 MHz (50 ppm或更小)时钟号。或!用16 MHz、50 ppm的晶;振荡器(根据晶振数据表，C8和C9 必正确)，或!用外部 16 MHz 时钟。

14. >许将此引脚短接至 VFILT 引脚 15. 电容可能影响启动时间

16. 如果未连接电阻或将+拉至 3.3 V，KNX 器应通过 10 mA 的总线负载认证。如果短接至地，KNX 器应通过 20 mA 的总线负载认证。如果在 10 kW 和 93.1 kW 间连接至地的电阻，该器应通过 10 mA (42.2 k)、20 mA (20 k)、30 mA (13.3 k) 或 40 mA (10 k) 的总线负载认证。

17. C4 和 C7 的总电荷可能 121 mC 满足 KNX 要求。

(18)

<=#c

由

NCN5130遵循 KNX标准，因此此数据表

给出

KNX

相关模块的简要说明。可在 KNX 网站

(www.knx.org)和 KNX标准找到有关 KNX总线

的详细信息。

KNX1K

每!"周期

104 Ăm s 。逻辑 1 是总线电压的直流

电平，#

20 V 和 33 V 间。逻辑 0 编码总线电

压相对直流电平的降。逻辑

0

被称有效脉冲。

有效脉冲由发射器

生，在理想情况矩形。

它具有

35 Ăm s 的持续时间，深度# 6 和 9 V (V

_act

)

间。每!有效脉冲后跟均衡脉冲，持续时间

69Ăms。

后者直流电平的总线电压突变，后跟至直流电平的指数衰减。均衡脉冲的特点是其在均衡脉冲结束时达到的度 Veq

和电压 V

end

。

有关更详细的

KNX信息，请参见 KNX双绞线标准 (KNXTP1-256)。

DC Level

VBUS

t

104ms

35ms 69ms

Active Pulse Equalization Pulse

104ms

0 1

VeqVact Vend

图15.KNX 1$,;%def

KNX 1P

发射器的目的是生#

6 V 和 9 V 间的有效脉

冲

(

参见图

15) ，总线阻抗无关 (

注

1) 。此，发射器尽可能多地吸收必要电流，直到总线电压降所

需的电压量。

KNX1K

接收器可检测出有效脉冲的开始和结束。有效脉冲开始的检测阈值-

0.45 V (

典型值

) ，平均总线电

压。有效脉冲结束的检测阈值-

0.2 V (

典型值

) ，平均总线电压具有 0.25 V 迟滞 (

典型值

) 。

12总线耦合器的用是总线提取直流电压并提稳定的电压源，便

NCN5130 电。由总线耦合器

提的此稳定电压称

VFILT ，其后是平均总线电

压。

总线耦合器同时可确保总线消耗的电流变化常慢。这!较大的滤波器电容用

VFILT 引脚。突

变负载电流突跃由滤波器电容吸收。长期稳定性要求平均总线耦合器输入电流等平均

(

总线耦合器

)

负载电流。如参数ĂDIcoupler

/Dt所示，其指示总线电流

斜率限制

。

总线耦合器

$

将电流限制

最大

Icoupler_lim

。启动时，此限流增加至 I

coupler_lim,startup

便

VFILT 大电容快速充电。

有四种情况可确定

VFILT 电容的尺寸。先，电容

值应#

12.5 Ăm F 和 4000 Ăm F 间保证器正常工

。对 VFILT 电容的另!要求由系统的启动时间确

定。根据

KNX 规格，总启动时间必 10 s 。该

时间由将

VFILT 电容充电至 12 V (DCDC 转换器可工 )

所需的时间和系统其器启动时间

t

startup,system

组成。公式如：

Ct

ǒ

^{10 s}*tstartup,system

Ǔ

^Icoupler_Ilim,startup

V_FILTH

1.KNX 双绞线标? 规定最大总线阻抗

(19)

对

VFILT 电容值的第%!限制在进行重置的情

况所需的电容值滤出系统的电流阶跃

D I

_step

。

Cu DI_step²

ǒ

²@(V_BUS1*Vcoupler_drop*V_FILTL)@I_slope

Ǔ

在总线电压降的情况，

VFILT 尺寸的最后种

情况

所需的警告时间

t

_warning

( # SAVEB

和

RESETB间)。这由系统的电流消耗 I

system

确定。

CuI_system

ǒ

^t_warning)t_busfilter

Ǔ ǒ

^V_BUS1*Vcoupler_drop*V_FILTL

Ǔ

总线耦合器线性稳压器实现。实现能效，

将总线耦合器的压降保持最

(

参见表

4) 。

KNX Dg:

阻抗控制电路定总线器在有效和均衡脉冲过程的阻抗。阻抗可分态分量和动态分量，后者

时间函数。态阻抗定有效脉冲电流和均衡

脉冲电流的负载。动态阻抗由称均衡脉冲发生器的模块生，该模块时间函数降在均衡阶段期间的器电流消耗

(

即增加器阻抗

) ，而将能量返

回到总线。

$5 DC-DC 34

该器包含&!

DC - DC 降压转换器，均 VFILT

电。 DC1 提 3.3 V 的固定电压。此电压用内部电

压源

(V

_DDA

和 V

_DDD

) ，'$可外部器 (VDD1 引

脚

) 电。 DC1 在电程序过程自动能 (

参见“模拟状态图”，第

23)。

DC2通过外部电阻分压器提可编程电压。它被

用内部电压源，其无需用此

DC-DC转换器(

需要时，将

VDD2MV 引脚连接至 VDD1 ，另请参见

图

12) 。

可通过来自机控制器的命(监控

(<VDD2> ，参见

“

系统状态服务

” ，

第

37 )

和

/

或禁用

DC2 (<DC2EN> ，参见“模拟控制寄存器 0 ”，第 54 ) 。当设置 VFILT "时，才能 DC2 (<VFILT> ，参

见“系统状态服务”，第

37 ) 。可监控 DC2 的状

态(<VDD2>，参见“系统状态服务”，第

37)。

分压器可通过式计算：

R₄+R₅ V_DD2*1.2

1.2 ^{(eq. 1)}

&! DC - DC 转换器都用斜率控制来改善 EMC 性

能

(

参见表

5) 。要 DC1

和

DC2 正确工， VIN 引脚的电压应 DC1 和 DC2 的最值。

虽然&!

DC - DC 转换器都能够提 100 mA 电流，

'最大电流能力并总是可用。务必确保 KNX总线

功耗保持在

KNX

规格范围内

。DC -DC

转换器和

V20V调节器的最大允许电流)算如：

V_BUS

ǒ

I_BUS*I_20V

Ǔ

2

ƪ ǒ

V_DD1 I_DD1

Ǔ

₎

ǒ

V_DD2 I_DD2

Ǔ ƫ

^w¹ ^{(eq. 2)}

I

BUS

将受限 KNX标准，应或等 I

coupler

(参

见表

4)。最小 V

BUS

20 V (参见 KNX标准)。V

DD1

和

V

DD2

见表 4 。正确选择 I

DD1

、 I

DD2

和 I

20V

必符

合

KNX 规格要求 (

注

2) 。

虽然

DC2 的工电压最可达 21 V ，'无法在所

有工

条

生此

21 V 电

压

。

参见应用笔记

AND9135 ，定 DC - DC 转换器的最*电感和电容。

在

DC2 用+联电阻输出电容时，建议拆分电流

检测电阻

(

如图

18 所示 ) ，降负载条的纹波

电流。

V20V 56

此

20 V 压差线性稳压器用外部器电。当

它

VFILT

消耗电流时

，

可看到此电流

，

而在

VBUS1引脚直接进行,.功率转换。

V20V 调节器认启动，'可通过来自机控制

器的命(禁用

(<V20VEN> ，参见“模拟控制寄存器 0 ”，第 54 ) 。用 V20V 调节器时，无需连接负

载电容

(

参见图

12 、13和 14 的 C7) 。在此情况，将 V20V 引脚和 VFILT 引脚相连。

当设置

VFILT "

时

，

才

能 V20V

调节器

(<VFILT> ，参见“系统状态服务”，第 37 ) 。机

控制器$可监控调节器的状态(<V20V>，参见“系统状态服务”，第

37) 。20 V 调节

器限流取决

FANIN

电阻值

，

及模拟控制寄存器的

" 0 -3 (V20VCLIMIT[0 : 2]) 值。在表 4 ，启动时的限流典

型值表示

I

20V_lim

(V20VCLIMIT[0 : 2] 在 100 时初始

化

) 。对!每!"差，通过ĂD I

₂₀

V,STEP

调整限流。

Xtal78

模拟振荡器单元生

16 MHz 的时钟。此时钟

直接提给数字模块便生所有必要的时钟域。

计输入引脚 XSEL 可用石英晶振 (

参见图

16)

或外部时钟发生器

(

参见图

17) 生时钟。

(20)

XTAL1 XTAL2

XCLK OSC

XSEL 32 35

34

33 21

8 MHz @ XCLC = VSS 16 MHz @ XCLC = VDD

XCLKC VDD

Microcontroller

XTAL1 XTAL2

XCLK OSC

XSEL 32 35

34

33 21

VDD XCLKC 8 MHz @ XCLC = VSS

16 MHz @ XCLC = VDD

图16.XTAL 78 图17.I[U_h

XCLK 引脚可用向机控制器提时钟信号。此

时钟信号可

通过来自

机控制器的命

(

关闭

( < X CL K E N > ，

参见

“

模拟控制寄存器

0 ” ，

第

54 ) 。

电后， 4 MHz (

注

3)

时钟信号将在待机过程出现

在

XCLK引脚。进入正常状态时，8或 16 MHz时

钟信号将出现在

XCLK引脚。另请参见图 20。要在

XCLK引脚输出 8 MHz时钟，必将 XCLKC引脚

拉至地。当

XCLKC 引脚被拉至 VDDD 时， XCLK

引脚将输出

16 MHz 时钟信号。

由

Xtal 问同的问离开正常状态而重新进

入待机状态时，

8 或 16 MHz 时钟信号将在待机状态

过程/出现在

XCLK 引脚。过，如果由 Xtal

问而正常状态进入待机，

4 MHz 时钟信号将出现

在

XCLK 引脚。另请参见表 4。

FANIN

FANIN引脚定最大允许的总线电流和总线电流

斜率。如果将

FANIN引脚保持浮动，拉至 VDD或

拉(电阻

250 kW 的情况)，NCN5130 将

KNX 总线电流斜率始终限制 0.5 mA/ms 。 NCN5130

$在启动过程将 KNX 总线电流限制 30 mA 。

在正常工期间，

NCN5130 能够 KNX 总线提取 10.6 mA (= I

_coupler

) 电流提外部负载 (DC1 、 DC2

和

V20V) 。

如果在电阻小

2 k W的情况将 FANIN 引脚拉至

地，则该操述相2，情况除外：KNX总线电流斜率将始终限制

1 mA/ms，KNX总线电流将在

启动过程限制

60 mA，可在正常工期间 KNX 总线提取达 20.5 mA 的电流 (I

coupler

) 。在电阻

# 10 k W和 93.1 k W间的情况将 FANIN 引脚拉

至地时，电流斜率和限流由表

4 的值定。针对

同的电阻值，可用公式

Ibus = 0.0004 + 434/R6 A )

算典型限流。过，建议用同的电阻值。

可在

KNX 规格找到“启动”和“正常工” (

如

所述 )

定。

Pi设置模拟控制寄存器

0的" 3时，TRIG引脚将输

出在计划输开始前的

1"时间范围内变电平并

在完成输或检测到碰撞时变电平的信号。在开发过程，这可用输证。请注意，在总线

进行次通信

后，

计划

输小

t

BUS,IDLE

(TODO s)的发送帧。在长时间处空闲状态的总线输帧，或发送 ACK/NACK/BUSY 响应时，输将

在触发器变电平后立即开始，并触发器电平和帧输开始间的时间致。

RESETBSAVEB

RESETB 信号可

用将机控制器保持在复

"状

态。当

RESETB 电平时，这表示总线电压过，

无法正常工固定

DC - DC 转换器尚未启动。它还

可指示热关断

(TSD) 。 RESETB 信号还指示是否可

在机和 NCN5130 间进行通信。

SAVEB 信号指示正确工。当 SAVEB 变电平

时，这表示可能的问(总线功率损耗或温度过)，

该问可能触发机控制器保存关键数据或进入保存状态。当

VFILT 14 V (由突然用大电流)

时或当

VBUS 20 V的 2 ms后，SAVEB立即变

电平。当 VFILT 12 V时，RESETB变

电平。 RESETB和 SAVEB引脚开漏引脚，内部拉电

阻至

V

DDD

。

@:

NCN5130 集成同

的电压监控器

，

用监控

VBUS 、 VFILT 、 VDD2 和 V20V 。电压监控器的通用

功能是检测电压.时或某电平。监控到的

同电压电平见表 4 (

另请参见图

4 、5、6和 7) 。

可通过机控制器监控电压监控器的状态

(

参见

“系统状态服务”，第 37 ) 。

根据电压监控器输出，该器可进入同的状态

(

参见“模拟状态图”，第

23 ) 。

3.4 MHz 时钟号在部&生，'晶振&生的 8 或 16 MHz 时钟号相比，+精度较)。

(21)

VSW1 VIN

VSS1 VDD1M VDD1

VSW2

VSS2 VDD2MV VDD2MC VDD2 COMP

Switch Controller

COMP Switch Controller

From VFILT

1Ω

10μF

VDD1 = 3.3V

0.47Ω

10μF

VDD2 = 1.2V – 20V

NCN5130 ^R

⁵

R

4

L

₂

L

1

P

₂

N

2

P

₁

N

1

0.47Ω

图18.$ (VDD1) 5 (VDD2) DC-DC 34

(22)

表7.&'(<=)jk(e)*<+jk

State Osc XCLK VDD1 VDD2/V20V SPI/UART KNX

Reset Off Off Off Off Inactive Inactive

Start−Up Off Off Start−up Off Inactive Inactive

Stand−By (Note 18) Off 4 MHz On Start−Up Active Inactive

(Note 23)

Stand−By (Note 19) On

(Note 21) On

(Note 21) On On (Note 22) Active Inactive (Note 23)

Normal On On

(Note 20) On On Active Active

18. A在B启动状态进C待机时有效。

19. A在B正常状态进C待机时有效。

20. 8 MHz 或 16 MHz，D;取 XCLKC。

21. 如果由振荡器问而进C待机状态，则 4 MHz 号。否则 8 MHz 或 16 MHz 时钟号。

22. A在由 VDD2 或 V20V 问而未进C待机状态时工。

23. 在某条，KNX 总线(部分)有效。有更多详细息，请参见“数字状态图”。

>?@:

该器生过热警告

(TW)和热关断警告 (TSD)。

当结温升至热警告级别

(T

TW

)时，SAVEB引脚将

变电平

便将

问

发送至机控制器。由

SAVEB引脚在热警告 (TW)时变电平，

机控制器$需通过请求状态来证问

(<TW> ，参见

“系统状态服务”，第 37 ) 。当结温 TW 时，

机控制器应采取措施来降结温和 /

或存储关键数据。当结温达到热关断

(T

_TSD

) 时，器将进入复"状

态。将存储热关断

(<TSD> ，

参见

“模

拟状态寄存器”，第

56 )

并将停止模拟和数字电源

( 保护器 ) 。只要温度保持在 TTSD ，器将保持在复"

状态。如果温度降至

TTSD ，将进入启动状态 (

另请参

见图

19)。备7 VDD1并读取 OTP存储器时，将进入

待机状态

RESETB将变电平。Xtal振荡器将启

动。当温度已降至

TTW所有电压足够时，

将进入正常状态。

SAVEB 将变电平可再次进

行

KNX 通信。

当结温降至

TTW 是， TW "复"。当结温 TTSD 并读取 <TSD> "时， TSD "才复" (

参见“模拟状态寄存器”，第

56 ) 。

EFG

NCN5130 机控制器提看门狗功能。可通过

WDEN "能看门狗功能 (<WDEN> ，参见“看门狗

寄存器”，第

54 ) 。

将此"设置‘1’后，在看门狗超时间隔到期前，

机控制器需要重写此"清除内部定时器(看门狗超

时间隔

= <WDT> ，

参见

“

看门狗寄存器

” ，

第

54 ) 。

当看门狗确认过早(tWDPR

前)或在看门狗超时间

隔范围内

(t

WDTO

)，RESETB引脚将变电平(=重

置机控制器)。

表

8

给出

看门狗时序

t

WDTO

和

t

WDPR

。

有关

<WDT> 的详细

信息，请参见“看门狗寄存器

”，

第

54 。

表8.EFGUV

WDT[3:0] t_WDTO [ms] t_WDPR [ms]

0000 33 2

0001 66 4

0010 98 6

0011 131 8

0100 164 10

0101 197 12

0110 229 14

0111 262 16

1000 295 18

1001 328 20

1010 360 23

1011 393 25

1100 426 27

1101 459 29

1110 492 30

1111 524 31

(23)

<=jk

NCN5130的模拟状态图如图 19所示。表 4给出

同(模拟)状态的振荡器、XCLK引脚、DC-DC转

换器、V20V调节器、+行和

KNX通信状态。

图

20 显示 NCN5130 启动行的详细视图。施加

总线电压后，滤波器电容开始充电。在此复"状态

，总

线消耗的电流限制

I

coupler

(

有关详细信息，参见

KNX 标准 ) 。在滤波器电容的电压达到 10 V (

典型值

)

后

，将

能固定

DC - DC

转换器

( VDDA 电 ) 器进入启动状态。当 VDD1 超过

2.8 V (

典型值

)

时，读出

OTP 存储器调整模拟

参数

(

用户无法访问

OTP 存储器 ) 。完成时，进入待机

状态

RESETB 引脚变电平。如果此时 VBUS

VBUSH，将设置 VBUS"(<VBUS>，参见“系

统状态服务”，第

37)。大约 2 ms后，Xtal振荡器

将启动。当

V

FILT

V

FILTH

时， DC2 和 V20V 将启

动。振荡器已启动时，检测到热警告

(TW) 或热关断

(TSD)并设置 VBUS、VFILT、VDD2和V20V"，将

进入正常状态

SAVEB引脚将变电平。

图

21显示关断行的详细视图。如果 KNX总线

电压降至

V

BUSL

超过 t

bus_filter

，将重置 VBUS "

(<VBUS> ，参见“系统状态服务”，第 37 )

并进入待机状态。

SAVEB 将变电平指示此情况。当 VFILT 降至 VFILTL 时， DC2 和 V20V 调节器将

关闭。当

V

_FILT

降至 6.5 V(

典型值

) 时， DC1 将关

闭当

VDD1 降至 2.8 V (

典型值

) 时，该器将

进入复"状态(RESETB电平)。

<=

ANAOUT 引脚提多路复用的模拟信号，用监

控信号电平。可通过“模拟输出控制”"配置在此引脚读出的信号(<ANAOUTCTRL>，参见“模拟控制寄存器

1”，第 55)。

Reset

RESETB = ‘0’

SAVEB = ‘0’

Start−Up

RESETB = ‘0’

SAVEB = ‘0’

Stand−By

RESETB = ‘1’

SAVEB = ‘0’

VFILT > 12V and Temp < TSD

VFILT < 6.5V

VDDA OK and OTP read done

<TSD> = ‘1’

or VDDA nOK Enable DC1 Disable DC1

Enable DC2 and V20V

VFILT > VFILTH

Disable DC2 and V20V VFILT < VFILTL

Disable DC1 VFILT < 6.5V

<TW> = ‘0’ and <XTAL> = ‘1’ and

Disable DC1, DC2 and V20V

<TSD> = ‘1’

or VDDA nOK

<VBUS> = ‘1’ and <VFILT> = ‘1’ and

<VDD2> = ‘1’ and <V20V> = ‘1’

<TW> = ‘1’ or <XTAL> = ‘0’ or

<VBUS> = ‘0’ or <VFILT> = ‘0’ or

<VDD2> = ‘0’ or <V20V> = ‘0’

and clock present

(24)

<VFILT>

<VDD2>

<V20V>

RESETB

SAVEB

XCLK VBUS

VFILT

IBUS Icoupler_lim,startup

VDD1 12V VFILTH

2.8V

VXTAL Xtal Oscillator

<VBUS> ±2ms VBUSH

VDD2 0.9 x VDD2

V20V V20VH

±2ms

(25)

<VFILT>

<VDD2>

<V20V>

RESETB

SAVEB

XCLK VBUS

VFILT

IBUS

VDD1 6.5V VFILTL

2.8V

VXTAL Xtal Oscillator

<VBUS>

VBUSH

VDD2 0.9 x VDD2

V20V VBUSL

tbus_filter tbus_filter

(26)

K<Z

该器可通过

UART接口或 SPI接口机控制

器通信

。FOD073L

接口选择由引脚

MODE1 、 MODE2、TREQ、SCK/UC2和 CSB/UC1完成。

表9.Kmn

TREQ MODE2 MODE1 SCK/UC2 CSB/UC1 SDI/RXD SDO/TXD Description

0 0 0 0 0 RXD TXD 9−bit UART−Mode, 19200 bps

0 0 0 0 1 9−bit UART−Mode, 38400 bps

0 0 0 1 0 8−bit UART−Mode, 19200 bps

0 0 0 1 1 8−bit UART−Mode, 38400 bps

1 0 0 DC2EN V20VEN Driver Receiver Analog Mode

TREQ 0 1 SCK (out) CSB (out) SDI SDO SPI Master, 125 kbps

TREQ 1 0 SPI Master, 500 kbps

注意: X = 无

UART K

通过将引脚

TREQ、MODE1和 MODE2拉至地来选

择

UART

接口

。

引脚

UC2

用

选择

UART

模式

( ‘ 0 ’ = 9 "，‘ 1 ’ = 8 " ) 引脚 UC1 用选择波

特率

( ‘ 0 ’ = 19200 bps ，‘ 1 ’ = 38400 bps) 。 UART

接口支持全双工、异步通信。

8 "模式和 9 "模式间的区别在在 9 "输外的奇偶校"。此奇偶校"用偶校" (

内部寄存器读写服务除外，其奇偶校"没有意，应

被忽略

) 。过，当 NCN5130 检测 KNX 总线出现

接受窗口错误或脉冲持续时间错误时，奇偶校"$

被编码指示字节的错误。在 8"模式，提种外的服务 (U_FrameState.ind)。SDI/RXD引脚 NCN5130 UART接收引脚，用将数据机控制

器发送至器。引脚

SDO/TXD NCN5130 UART 发

射引脚，用在器和机控制器间输数据。

图

12 给出! UART 应用示8 (9 "， 19200 bps) 。 LSB 数据9先输。

Start

(= 0) Bit 0 Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Stop (= 1) 图22.8 UART <Z

Start

(= 0) Bit 0 Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Parity Stop (= 1) 图23.9 UART <Z

见种特殊的 UART 模式 (

称模拟模式

) 。选择

此模式时

(TREQ = ‘ 1 ’， MODEx = ‘ 0 ’ ) ，发射

器接收器进行实时连接

(

参见图

24) 。"电平编码 /

解码已由机控制器完成。请记;，反转

SDI/RXD 和

SDO/TXD 引脚的信号。图 14 给出!模拟模式

应用示8。在模拟模式，

UC1 和 UC2 引脚用

能或禁用

20 V 调节器和 DC2 控制器。拉时，

能这模块。当其!引脚被拉至

VDDD 时，相应

模块禁用。在模拟模式用该器时，无需向该器提时钟。

(27)

POR

TSDTW/ UVD

DC/DC Converter 1

DC/DC Converter 2 OSC

NCN5130 CAV

VBUS1

CCP

TXO

FANIN VBUS2

V20V

XTAL1 XTAL2 XSEL

XCLKC

SAVEB RESETB ANAOUT

VSS2 VDD2 VDD2MV VDD2MC VSW2 VSS1 VDD1 VDD1M VSW1 VIN MODE2 MODE1

TREQ (TREQ = 1) CSB/UC1 SDO/TXD SDI/RXD SCK/UC2 VSSD

VDDD VDDA VSSA

VFILT CEQ2 CEQ1

20V LDO Fan−In Control Bus Coupler

Impedance Control

Transmitter Receiver

OscRC

Diagnostics OSC

XCLK

图24.<= UART <Z

(28)

SPIK

SPI接口通过 MODE1和 MODE2引脚选择。波特

率由被拉

的 MODE

引脚确定

(

将

MODE1

拉

= 125 kbps ，将 MODE2 拉 = 500 kbps) 。

SPI 接口支持在器和机控制器间进行全双工

同步通信。接口在模式

0 工 (CPOL 和 CPHA =

‘ 0 ’ ) ，意味着数据在降沿输出并在升沿采样。

LSB 9先输。

ÉÉ

ÉÉ ÉÉ

ÉÉ

SCK

SDI CSB

LSB 1 2 3 4 5 6 MSB

SDO

1

0 2 3 4 5 6 7

LSB 1 2 3 4 5 6 MSB

图25.SPI ;

在

SPI

输过程

，

同时在

SDO/TXD

引脚和

SDI/RXD 引脚进行数据输 ( +行移出 )

和接收

( +行

移入

) 。 SCK/UC2 设置输出并用+行时钟 (SCK) 在 SDI

和

SDO 引脚同步数据的移"和采样。此时

钟信号的速度可选

(

参见表

9) 。在每次输期间，机

选择线

(CSB/UC1 引脚 )

将变电平，便选择机

控制器

(

当

SPI 处空闲状态时， CSB 引脚电

平

) 。

Shift Register Control

NCN5130

SDO/TXD SDI/RXD SCK/UC2 CSB/UC1

Shift Register

Host Controller

MISO MOSI

SCLK

SS Control

图26.SPI o

在

SPI 网络，允许! SPI 机 (

在此情况

NCN5130) 。机控制器器通信，可用

TREQ 引脚 (

发送请求

) 。当 NCN5130 检测到 TREQ

的负边缘时，该器将进行

8 "虚拟输，这将数据

字节机控制器输到器。时序详细信息请参见图

11 。 SPI 应用示8请参见图 13 。

SCK

SDI CSB

SDO

TREQ

0 1 2 3 4 5 6 7

D D D D D D D D

0 1 2 3 4

D D D D D

Dummy

Start dummy transmission

图27.;pq

(29)

,;#c

KNX标准规定的数据链路层的实现分&部分。NCN5130内集成物理层和大多数数据链路层服务通信

相关的所有功能，其<功能和通信层在机控制器进行实施(参见图

28)。

机控制器负责处理：

•

校和

•

奇偶校

•

寻址

•

长度

NCN5130负责处理：

•

校和

•

奇偶校

•

确认

•

重复

•

计时

,;jk数字状态图如图

29 所示。

机控制器可通过 (

当

RESETB 引脚电平时 )

发出

U_SystemStat.req 服务并解析 U_SystemStat.ind 服务来随时

检索当前工模式

(

参见“系统状态服务”，第

37 ) 。

表10.NCN5130 ,;jk

State Explanation

RESET Entered after Power On Reset (POR) or in response to a U_Reset.req service issued by the host controller. In this state NCN5130 gets initialized, all features disabled and services are ignored and not executed.

POWER−UP / POWER−UP

STOP

Entered after Reset State or when VBUS, VFILT or Xtal are not operating correctly (operation of VBUS, VFILT and XTAL can be verified by means of the System Status Service, p37). Communication with KNX bus is not allowed.

U_SystemStat.ind can be used to verify this state (code 00).

SYNC NCN5130 remains in this state until it detects silence on the KNX bus for at least 40 Tbits. Although the receiver of NCN5130 is on, no frames are transmitted to the host controller.

STOP This state is useful for setting−up NCN5130 safely or temporarily interrupting reception from the KNX bus.

NORMAL In this state the device is fully functional. Communication with the KNX bus is allowed.

KNX 双绞线网络收发器 NCN5130

KNX NCN5130

NCN5130

IC ，

KNX 双

(KNX TP1 - 256) 。它支持联接楼宇网络的执行器、感器、微

NCN5130 可处理总线数据的发送和接收。它由未调节的

NCN5130 可确保安全耦合至总线并总线去耦。断电时，总

• 9600

KNX

• 监控 KNX

• 支持的总线电流消耗最可达 40 mA

• 效 DC-DC 转换器

3.3 V 固定

1.2 V

21 V

• 电源调节器控制监控

• 线性 20 V 调节器

• 已发送的数据帧缓冲(支持扩展帧)

• 送到机控制器的可选 UART

SPI

• 送到机控制器的可选 UART

SPI

• UART 送到机的可选 CRC

• 带 MARKER

• 送到机的可选直接模拟信号

• 用工标准成本 16 MHz 石英工

• 外部器生 8 或 16 MHz 时钟

• 自动确认(可选)

• 自动轮询 (

)

• 温度监控

• 扩展工温度范围：- 40 ° C

+105 ° C

• 这器无铅符合 RoHS

NCN5130

图显示用户相关输入和输出的等效原理图。这图表所用电路的简化表示。

%&'(

WXM

NCN5130

C

WXM

NCN5130

WXM

NCN5130

<=#c

NCN5130遵循 KNX标准，因此此数据表

KNX

(www.knx.org)和 KNX标准找到有关 KNX总线

104 Ăm s 。逻辑 1 是总线电压的直流

20 V 和 33 V 间。逻辑 0 编码总线电

0

生，在理想情况 矩形。

35 Ăm s 的持续时间，深度# 6 和 9 V (V

)

69Ăms。

和电压 V

。

KNX信息，请参见 KNX双绞线标准 (KNXTP1-256)。

6 V 和 9 V 间的有效脉

(

15) ，总线阻抗无关 (

1) 。此，发射器 尽可能多地吸收必要电流，直到总线电压降所

0.45 V (

) ，平均总线电

0.2 V (

) ， 平均总线电压具有 0.25 V 迟滞 (

) 。

NCN5130 电。由总线耦合器

VFILT ，其后是平均总线电

VFILT 引脚。突

(

)

/Dt所示，其指示总线电流

。

$

。启动时，此限流增加至 I

VFILT 大电容快速充电。

VFILT 电容的尺寸。先，电容

12.5 Ăm F 和 4000 Ăm F 间保证器正常工

生，在理想情况矩形。

1) 。此，发射器尽可能多地吸收必要电流，直到总线电压降所

) ，平均总线电压具有 0.25 V 迟滞 (

时间函数。态阻抗定有效脉冲电流和均衡

DC2 (<DC2EN> ，参见“模拟控制寄存器 0 ”，第 54 ) 。当设置 VFILT "时，才能 DC2 (<VFILT> ，参

DC2 正确工， VIN 引脚的电压应 DC1 和 DC2 的最值。