機能
• AEC-Q100 デバ イ ス の必要条件お よ び完全な PPAP のサ ポー ト は I グ レー ド お よ び Q グ レー ド (拡張温度範囲製品) の両方で入手可能 • TA = -40° C ∼ +105° C、 最大 TJ = +125° C (Q グ レー ド) の 電気仕様を完全に満たす こ と を保証 • 1.8V シ ス テ ム向けに最適化 • 業界一の 0.18 ミ ク ロ ン CMOS CPLD - 効率 よ く ロ ジ ッ ク を合成す る ために最適化 さ れた アーキ テ ク チ ャ (アーキ テ ク チ ャ の詳細は CoolRunner™-II フ ァ ミ リ デー タ シー ト 参照) - 1.5V ∼ 3.3V の複数電圧の I/O での動作 • 複数のパ ッ ケージオプシ ョ ン で使用可能 - 100 ピ ン VQFP (80 ユーザ I/O) - 144 ピ ン TQFP (118 ユーザ I/O) - 全パ ッ ケージ鉛フ リ ーのみ • 高度なシ ス テ ム機能 - 高速な イ ン シ ス テ ムプ ロ グ ラ ム - IEEE 1532 規格 (JTAG) イ ン タ ーフ ェ イ ス を使用 し た 1.8V ISP (イ ン シ ス テ ム プ ロ グ ラ ム) - IEEE1149.1 規格 JTAG バ ウ ン ダ リ ス キ ャ ンテ ス ト - オプシ ョ ンで ピ ン ご と にシ ュ ミ ッ ト ト リ ガ入力を設定 可能 - 優れた低消費電力管理 - DGE (DataGATE イ ネーブル) 信号制御 - 2 つに分かれた I/O バン ク - RealDigital に よ る 100% CMOS の積項生成 - 柔軟性の高い ク ロ ッ キ ン グモー ド - オプシ ョ ンの DualEDGE ト リ ガレ ジ ス タ - ク ロ ッ ク 分周期 (2、4、6、8、10、12、14、16 で分周) - CoolCLOCK - マ ク ロ セルを制御す る グ ロ ーバル信号オプシ ョ ン - マ ク ロ セルご と に位相選択可能な複数のグ ロ ーバル ク ロ ッ ク - 複数のグ ロ ーバル出力 イ ネーブル - グ ロ ーバルセ ッ ト / リ セ ッ ト - 高度なデザ イ ンセキ ュ リ テ ィ - PLA アーキ テ ク チ ャ - 優れた ピ ン配置保持 - フ ァ ン ク ショ ンブロ ッ ク 間で積項を 完全に配線可能 - ワ イ ヤー ド OR お よ び LED の駆動向けオープン ド レ イ - ホ ッ ト プ ラ グ対応 警告 : プ ロ グ ラ ミ ン グ温度範囲は次の と お り TA = 0° C ∼ +70° C説明
CoolRunner™-II オー ト モーテ ィ ブ 256 マ ク ロ セルデバ イ スは、 高性能お よ び低消費電力の両アプ リ ケーシ ョ ン向けにデザ イ ン さ れてい ます。 こ れに よ り 、 高性能通信装置か ら バ ッ テ リ 駆動の高 速機器へ省電力性を提供 し ます。 ス タ テ ィ ッ ク お よ びダ イ ナ ミ ッ ク の消費電力を抑え る こ と で、 シ ス テ ム全体の信頼性を向上す る こ と に寄与 し ます。こ のデバ イ スは、 低消費電力の AIM (Advanced Interconnect Matrix) を介 し て相互接続 さ れた 16 の フ ァ ン ク シ ョ ンブ ロ ッ ク で構成 さ れてい ます。 AIM は 40 の真数お よ び補数入力を フ ァ ン ク シ ョ ンブ ロ ッ ク に供給 し ます。フ ァ ン ク シ ョ ンブ ロ ッ ク は 40 x 56 の積項 PLA と 、 操作の組み合わせモー ド お よ びレ ジ ス タ モー ド を実現す る 多数の コ ン フ ィ ギ ュ レーシ ョ ンビ ッ ト を含む 16 のマ ク ロ セルで構成 さ れてい ます。 ま た、 こ れら のレ ジス タ は、 グロ ーバルにリ セッ ト ある いはプリ セッ ト でき 、D ま たは T フ リ ッ プフ ロ ッ プ、 も し く は D ラ ッ チと し てコ ン フ ィ ギュ レ ーショ ン でき ま す。さ ら に、 グロ ーバルおよ び ロ ーカルの両積項タ イ プで複数のク ロ ッ ク 信号があり 、 こ れら は マイ ク ロ セルご と にコ ン フ ィ ギュ レ ーショ ン さ れま す。出力ピ ン の コ ン フ ィ ギュ レ ーショ ン には、 ス ルーレ ート 制限、 バスホール ド 、 プルアッ プ、 オープンド レ イ ン 、 プロ グラ マブルグラ ン ド が 含ま れま す。シュ ミ ッ ト ト リ ガ入力は、 入力ピ ン ごと に使用可能 です。マク ロ セル出力ス テート の格納に加え、 入力ピ ン から 直接信 号を 保存する ために、 マク ロ セルレ ジス タ を 「 ダイ レ ク ト 入力」 レ ジス タ と し てコ ン フ ィ ギュ レ ーショ ン でき ま す。 ク ロ ッ キ ン グはグ ロ ーバルま たはフ ァ ン ク シ ョ ンブ ロ ッ クベー ス で可能です。 3 つのグ ロ ーバル ク ロ ッ ク リ ソ ース は、 すべての フ ァ ン ク シ ョ ンブ ロ ッ ク で、 同期 ク ロ ッ ク ソ ース と し て使用で き ます。 マ ク ロ セル内の レ ジ ス タ は電源投入時に 0 ま たは 1 の ス テー ト にな る よ う に個別に設定で き ます。 ま た、 グ ロ ーバル セ ッ ト / リ セ ッ ト 制御ラ イ ンは、 動作中に選択 し た レ ジ ス タ を 非同期でセ ッ ト ま たは リ セ ッ ト す る ために使用で き ます。追加の ロ ーカル ク ロ ッ ク 信号、 同期 ク ロ ッ ク イ ネーブル信号、 非同期 セ ッ ト / リ セ ッ ト 信号お よ び出力 イ ネーブル信号は、 各マ ク ロ セ ルま たは各フ ァ ン ク シ ョ ンブ ロ ッ クベース で積項を用いて形成 で き ます。 ま た、DualEDGE フ リ ッ プ フ ロ ッ プ機能 も 、 マ ク ロ セルご と に 使用で き ます。こ の機能は、 低周波の ク ロ ッ ク に基づ く 高性能同 期動作を実現 し 、 デバ イ ス全体の消費電力削減を補助 し ます。 ま た、1 つの外部供給のグロ ーバルク ロ ッ ク (GCK2) を 8 つの異な る 位相に分割する ための回路も 含ま れていま す。こ れによ り 、 偶数
オー ト モーテ ィ ブ
CPLD
DS555 (v1.1) 2007 年 5 月 5 日 0 0 製品仕様電圧変換を容易にす る 機能 と し て I/O バン ク があ り ます。 CoolRunner-II オー ト モーテ ィ ブ 256 マ ク ロ セルデバ イ ス には 2 つの I/O バン ク があ り 、3.3V、2.5V、1.8V、 お よ び 1.5V デバ イ スへの容易な イ ン タ ーフ ェ イ ス を提供 し てい ます。 CoolRunner-II オー ト モーテ ィ ブ 256 マ ク ロ セル CPLD は、 多 様な I/O 規格 と I/O の互換性があ り ます (詳細は、表 1を参照 し て く だ さ い)。ま た、 こ のデバ イ ス は、 シ ュ ミ ッ ト ト リ ガ入力を 使用す る と 、1.5V の I/O への互換 も 可能にな り ます。
RealDigital
デザイ ン
テ ク ノ ロ ジ
ザ イ リ ン ク ス CoolRunner-II オー ト モーテ ィ ブ CPLD は、 最新 鋭の FPGA 製品開発に よ っ て も た ら さ れた 0.18 ミ ク ロ ンプ ロ セ ス テ ク ノ ロ ジで製造 さ れてい ます。 CoolRunner-II オー ト モー テ ィ ブ CPLD は、 プ ロ セ ステ ク ノ ロ ジお よ びデザ イ ン手法の両 方で CMOS テ ク ノ ロ ジ を活用 し たデザ イ ン技術であ る RealDigital を採用 し てい ます。 RealDigital デザ イ ンテ ク ノ ロ ジ は、 積項の イ ンプ リ メ ン テーシ ョ ンに従来のセ ン ス ア ンプの手 法ではな く 、CMOS ゲー ト のカ ス ケー ド を用いてい ます。こ の テ ク ノ ロ ジに よ り 、 ザ イ リ ン ク ス CoolRunner-II オー ト モーテ ィ ブ CPLD は、 高性能 と 低消費電力動作の両方を達成 し てい ます。サポー ト する
I/O
規格
CoolRunner-II オー ト モー テ ィ ブ 256 マ ク ロ セ ル デバ イ ス は、 LVCMOS お よ び LVTTL I/O の イ ン プ リ メ ン テーシ ョ ン を実現 し ます。 I/O 規格の電圧は、表 1を参照 し て く だ さ い。 LVTTL I/O 規格は、LVTTL 入力バ ッ フ ァ お よ びプ ッ シ ュ プル出力バ ッ フ ァ を使用す る 、3.3V アプ リ ケーシ ョ ン用の汎用 EIA/JEDEC 規格で す。 LVCMOS 規格は 3.3V、2.5V、1.8V のアプ リ ケーシ ョ ン で 使用 さ れ ます。 CoolRunner-II オー ト モーテ ィ ブ CPLD は、 シ ュ ミ ッ ト ト リ ガ入力を使用す る と 、1.5V の I/O への互換 も 可能に な り ます。 表 1 : XA2C256 の I/O 規格IOSTANDARD 属性 出力 VCCIO 入力 VCCIO
LVTTL 3.3 3.3 LVCMOS33 3.3 3.3 LVCMOS25 2.5 2.5 LVCMOS18 1.8 1.8 LVCMOS15 (1) 1.5 1.5 (1) LVCMOS15 にはシ ュ ミ ッ ト ト リ ガ入力が必要です。 図 1 : ICCおよび周波数 表 2 : ICCおよび周波数(LVCMOS 1.8V TA = 25° C)(1) 周波数 (MHz) 0 30 50 70 100 120 150 標準 ICC (mA) 0.021 11.68 19.40 27.01 38.18 45.54 56.32 メ モ : 1. 16 ビ ッ ト ア ッ プ/ダ ウ ン、 リ セ ッ ト 可能なバ イ ナ リ カ ウ ン タ (各フ ァ ン ク シ ョ ンブ ロ ッ ク に 1 つのカ ウ ン タ)。 Frequency (MHz) DS555_01_092106 I CC (mA) 0 0 25 50 75 150 100 50
推奨動作条件
DC
電気特性
(
推奨動作条件下
)
絶対最大定格
シ ンボル 説明 値 単位 VCC グ ラ ン ド に対す る 電源電圧 –0.5 ∼ 2.0 V VCCIO 出力 ド ラ イ バの電源電圧 –0.5 ∼ 4.0 V VJTAG(2) JTAG 入力電圧制限 –0.5 ∼ 4.0 V VCCAUX JTAG 入力電源電圧 –0.5 ∼ 4.0 V VIN(1) グ ラ ン ド に対す る 入力電圧 –0.5 ∼ 4.0 V VTS(1) ト ラ イ ス テー ト 出力への電圧 –0.5 ∼ 4.0 V TSTG(3) ス ト レージ温度 (周囲) –65 ∼ +150 ° C TJ ジ ャ ン ク シ ョ ン温度 +125 ° C メ モ : 1. GND に対す る DC ア ン ダーシ ュ ー ト は、0.5V ま たは 10mA 以下 (達成 し やすい方) に抑え る 必要があ り ます。遷移時には、 強制電流が 200mA 以下、 ア ン ダーシ ュ ー ト ま たはオーバーシ ュ ー ト の時間が 10ns 未満であれば、 デバ イ スピ ンのア ン ダーシ ュ ー ト が -2.0V、 オーバーシ ュ ー ト が +4.5V にな る 可能性があ り ます。 2. コ マーシ ャ ル温度範囲で有効です。 3. はんだ付けのガ イ ド ラ イ ンお よ び温度に関す る 考慮事項については、 ザ イ リ ン ク ス Web サ イ ト にあ るデバ イ ス のパ ッ ケージ情報を参照 し て く だ さ い。鉛フ リ ーパ ッ ケージの詳細は、アプ リ ケーシ ョ ン ノ ー ト XAPP427を参照 し て く だ さ い。 シ ンボル パ ラ メ ー タ 最小 最大 単位 VCC 内部 ロ ジ ッ ク お よ び入力バ ッ フ ァ 用の電源電圧 イ ン ダ ス ト リ アル TA = –40° C ∼ +85° C 1.7 1.9 V Q グ レー ド TA = -40° C ∼ +105° C 最大 TJ = +125° C 1.7 1.9 V VCCIO 出力 ド ラ イ バの電源電圧 (3.3V 動作の場合) 3.0 3.6 V 出力 ド ラ イ バの電源電圧 (2.5V 動作の場合) 2.3 2.7 V 出力 ド ラ イ バの電源電圧 (1.8V 動作の場合) 1.7 1.9 V 出力 ド ラ イ バの電源電圧 (1.5V 動作の場合) 1.4 1.6 V VCCAUX JTAG プ ロ グ ラ ミ ン グ 1.7 3.6 V シ ンボル パラ メ ー タ テ ス ト 条件 標準 最大 単位 ICCSB ス タ ンバ イ 電流 (イ ン ダ ス ト リ アル) VCC = 1.9V、VCCIO = 3.6V 54 300 µA ICCSB ス タ ンバ イ 電流 (Q グ レー ド) VCC = 1.9V、VCCIO = 3.6V 54 2.5 mA I 動的電流 f = 1MHz - 3.0 mALVCMOS 3.3V
お よび
LVTTL 3.3V
の
DC
電圧仕様
LVCMOS 2.5V
の
DC
電圧仕様
1. VIHの最大値は、LVCMOS25 の JEDEC 仕様を示 し ます。 CoolRunner-II 入力バ ッ フ ァ は物理的な破損な し で最大 3.9V ま での耐性があ り ます。
IIL(2) 入力 リ ー ク 電流 V IN = 0V ま たは VCCIO を 3.9V に - +/–10 µA IIH(2) I/O ハ イ イ ン ピーダ ン ス リ ー ク VIN = 0V ま たは VCCIO を 3.9V に - +/–10 µA メ モ : 1. VCC= VCCIO = 1.9V でテ ス ト 済みの、16 ビ ッ ト ア ッ プ/ダ ウ ン、リ セ ッ ト 可能なバイナ リカ ウ ン タ (各フ ァ ン ク シ ョ ンブ ロ ッ ク に 1 つのカ ウ ン タ) です。 シ ンボル パラ メ ー タ テ ス ト 条件 最小 最大 単位 VCCIO 入力 ソ ース電圧 - 3.0 3.6 V VIH High レベル入力電圧 - 2 3.9 V VIL Low レベル入力電圧 - –0.3 0.8 V VOH High レベル出力電圧、 イ ン ダ ス ト リ アルグ レー ド
IOH = –8mA、VCCIO = 3V VCCIO – 0.4V - V IOH = –0.1mA、VCCIO = 3V VCCIO – 0.2V - V High レベル出力電圧、
Q グ レー ド
IOH = –4mA、VCCIO = 3V VCCIO – 0.4V - V IOH = –0.1mA、VCCIO = 3V VCCIO – 0.2V - V VOL High レベル出力電圧、 イ ン ダ ス ト リ アルグ レー ド IOL = 8mA、VCCIO = 3V - 0.4 V IOL = 0.1mA、VCCIO = 3V - 0.2 V High レベル出力電圧、 Q グ レー ド IOL = 4mA、VCCIO = 3V - 0.4 V IOL = 0.1mA、VCCIO = 3V - 0.2 V シ ンボル パラ メ ー タ テ ス ト 条件 最小 最大 単位 VCCIO 入力 ソ ース電圧 - 2.3 2.7 V VIH High レベル入力電圧 - 1.7 VCCIO + 0.3(1) V VIL Low レベル入力電圧 - –0.3 0.7 V VOH High レベル出力電圧、 イ ン ダ ス ト リ アルグ レー ド
IOH = –8mA、VCCIO = 2.3V VCCIO – 0.4V - V IOH = –0.1mA、VCCIO = 2.3V VCCIO – 0.2V - V High レベル出力電圧、
Q グ レー ド
IOH = –4mA、VCCIO = 2.3V VCCIO – 0.4V - V IOH = –0.1mA、VCCIO = 2.3V VCCIO – 0.2V - V VOL High レベル出力電圧、 イ ン ダ ス ト リ アルグ レー ド IOL = 8mA、VCCIO = 2.3V - 0.4 V IOL = 0.1mA、VCCIO = 2.3V - 0.2 V High レベル出力電圧、 Q グ レー ド IOL = 4mA、VCCIO = 2.3V - 0.4 V IOL = 0.1mA、VCCIO = 2.3V - 0.2 V シ ンボル パラ メ ー タ テ ス ト 条件 標準 最大 単位
LVCMOS 1.8V
の
DC
電圧仕様
1. VIHの最大値は、LVCMOS18 の JEDEC 仕様を示 し ます。 CoolRunner-II 入力バ ッ フ ァ は物理的な破損な し で最大 3.9V ま での耐性があ り ます。
LVCMOS
1.5V
の
DC
電圧仕様
(1)
シ ンボル パラ メ ー タ テ ス ト 条件 最小 最大 単位
VCCIO 入力 ソ ース電圧 - 1.7 1.9 V
VIH High レベル入力電圧 - 0.65 x VCCIO VCCIO + 0.3(1) V
VIL Low レベル入力電圧 - –0.3 0.35 x VCCIO V
VOH High レベル出力電圧、 イ ン ダ ス ト リ アルグ レー ド
IOH = –8mA、VCCIO = 1.7V VCCIO – 0.45 - V IOH = –0.1mA、VCCIO = 1.7V VCCIO – 0.2 - V High レベル出力電圧、
Q グ レー ド
IOH = –4mA、VCCIO = 1.7V VCCIO – 0.45 - V IOH = –0.1mA、VCCIO = 1.7V VCCIO – 0.2 - V VOL High レベル出力電圧、 イ ン ダ ス ト リ アルグ レー ド IOL = 8mA、VCCIO = 1.7V - 0.45 V IOL = 0.1mA、VCCIO = 1.7V - 0.2 V High レベル出力電圧、 Q グ レー ド IOL = 4mA、VCCIO = 1.7V - 0.45 V IOL = 0.1mA、VCCIO = 1.7V - 0.2 V シ ンボル パ ラ メ ー タ テ ス ト 条件 最小 最大 単位 VCCIO 入力 ソ ース電圧 - 1.4 1.6 V VT+ 入力 ヒ ス テ リ シ ス電圧 し き い値 - 0.5 x VCCIO 0.8 x VCCIO V VT- - 0.2 x VCCIO 0.5 x VCCIO V VOH High レベル出力電圧、 イ ン ダ ス ト リ アルグ レー ド
IOH = –8mA、VCCIO = 1.4V VCCIO – 0.45 - V IOH = –0.1mA、VCCIO = 1.4V VCCIO – 0.2 - V High レベル出力電圧、Q グ レー ド IOH = –4mA、VCCIO = 1.4V VCCIO – 0.45 - V IOH = –0.1mA、VCCIO = 1.4V VCCIO – 0.2 - V VOL High レベル出力電圧、 イ ン ダ ス ト リ
アルグ レー ド
IOL = 8mA、VCCIO = 1.4V - 0.4 V IOL = 0.1mA、VCCIO = 1.4V - 0.2 V High レベル出力電圧、Q グ レー ド IOL = 4mA、VCCIO = 1.4V - 0.4 V IOL = 0.1mA、VCCIO = 1.4V - 0.2 V メ モ :
シ ュ ミ ッ ト
ト リ ガ入力
の
DC
電圧仕様
推奨動作条件下での
AC
電気特性
シ ンボル パ ラ メ ー タ テ ス ト 条件 最小 最大 単位 VCCIO 入力 ソ ース電圧 - 1.4 3.9 V VT+ 入力 ヒ ス テ リ シ ス電圧 し き い値 - 0.5 x VCCIO 0.8 x VCCIO V VT- - 0.2 x VCCIO 0.5 x VCCIO V シ ンボル パ ラ メ ー タ -7 -8 単位 最小 最大 最小 最大 TPD1 伝播遅延 (1 P-term) - 7.0 - 7.0 ns TPD2 伝播遅延 (OR ア レ イ) - 7.5 - 7.5 ns TSUD ダ イ レ ク ト 入力レ ジ ス タ ク ロ ッ ク のセ ッ ト ア ッ プ タ イ ム 3.0 - 3.0 - ns TSU1 セ ッ ト ア ッ プタ イ ム (1 P-term) 2.8 - 3.4 - ns TSU2 セ ッ ト ア ッ プタ イ ム (OR ア レ イ) 3.3 - 3.9 - ns THD ダ イ レ ク ト 入力レ ジ ス タ のホール ド タ イ ム 0 - 0.4 - ns TH P-term のホール ド タ イ ム 0 - 0.4 - ns TCO Clock-to-Output - 6.0 - 6.0 ns FTOGGLE(1) 内部 ト グル レー ト - 300 - 300 MHz FSYSTEM1(2) 最大シ ス テ ム周波数 - 152 - 139 MHz FSYSTEM2(2) 最大シ ス テ ム周波数 - 141 - 130 MHz FEXT1(3) 最大外部周波数 - 114 - 106 MHz FEXT2(3) 最大外部周波数 - 108 - 101 MHz TPSUD ダ イ レ ク ト 入力レ ジ ス タ P-term ク ロ ッ ク のセ ッ ト ア ッ プ タ イ ム 1.7 - 2.0 - ns TPSU1 P-term ク ロ ッ ク (PTC) のセ ッ ト ア ッ プ タ イ ム (1 P-term) 1.5 - 1.9 - ns TPSU2 P-term ク ロ ッ ク のセ ッ ト ア ッ プ タ イ ム (OR ア レ イ) 2.0 - 2.4 - nsTPHD ダ イ レ ク ト 入力レ ジ ス タ P-term ク ロ ッ ク のホール ド タ イ ム 1.2 - 1.8 - ns
TPH P-term ク ロ ッ ク ホール ド 1.0 - 1.3 - ns
TPCO P-term Clock-to-Output - 7.3 8.4 ns
TOE/TOD グ ロ ーバル OE か ら 出力 イ ネーブル/デ ィ ス エーブル - 7.0 - 7.0 ns
TPOE/TPOD P-term OE か ら 出力 イ ネーブル/デ ィ ス エーブル - 8.0 - 9.1 ns
TMOE/TMOD マ ク ロ セル駆動の OE か ら 出力 イ ネーブル/デ ィ ス エーブル - 9.9 - 9.9 ns
TPAO P-term セ ッ ト/リ セ ッ ト か ら 有効出力 - 8.1 - 8.6 ns
TAO グ ロ ーバルセ ッ ト/リ セ ッ ト か ら 有効出力 - 7.6 - 7.6 ns
TSUEC レ ジ ス タ ク ロ ッ ク イ ネーブルのセ ッ ト ア ッ プ タ イ ム 3.1 - 3.5 - ns
TCW グ ロ ーバルク ロ ッ クパルス幅 High ま たは Low 1.6 - 1.6 - ns
TPCW P-term パルス幅 High ま たは Low 7.5 - 7.5 - ns
TAPRPW 非同期プ リ セ ッ ト/リ セ ッ ト パルス幅 (High ま たは Low) 7.5 - 7.5 - ns
TDGSU DataGATE ラ ッ チのアサー ト 前のセ ッ ト ア ッ プ 0.0 - 0.0 - ns TDGH DataGATE ラ ッ チのアサー ト へのホール ド 6.0 - 6.0 - ns TDGR 新 し いデー タ への DataGATE の リ カバ リ - 9.0 - 9.3 ns TDGW DataGATE Low パルス幅 3.5 - 3.5 - ns TCDRSU GCLK2 の立ち下が り エ ッ ジ前の CDRST のセ ッ ト ア ッ プタ イ ム 2.0 - 2.0 - ns TCDRH GCLK2 の立ち下が り エ ッ ジ後の CDRST のホール ド タ イ ム 0.0 - 0.0 - ns TCONFIG(4) コ ン フ ィ ギ ュ レーシ ョ ン時間 - 150 - 150 µs メ モ : 1. FTOGGLE は、T フ リ ッ プ フ ロ ッ プが確実に ト グルで き る 最大 ク ロ ッ ク 周波数を指 し ます。 詳細は、CoolRunner-II オー ト モーテ ィ ブ CPLD フ ァ ミ リ デー タ シー ト を参照 し て く だ さ い。 2. FSYSTEM1 (1/TCYCLE) は、マ ク ロ セルご と に 1 つの積項を介 し て 1 つの 16 ビ ッ ト カ ウ ン タ で完全に占め ら れたデバ イ ス の内部動作周波数で あ り 、 一方で、FSYSTEM2は OR ア レ イ を介 し てい ます。
3. FEXT1 (1/TSU1+TCO) は 1 つの積項を用いた最大外部周波数で、FEXT2は、OR ア レ イ を介 し てい ます。 4. TCONFIG 中の標準 コ ン フ ィ ギ ュ レーシ ョ ン電流は、 約 7.7mA です。
シ ンボル パ ラ メ ー タ
-7 -8
単位
(
内部 タ イ ミ ング
パラ メ ー タ
シ ンボル パ ラ メ ー タ(1) -7 -8 単位 最小 最大 最小 最大 バ ッ フ ァ 遅延 TIN 入力バ ッ フ ァ 遅延 - 2.6 - 2.6 ns TDIN ダ イ レ ク ト デー タ レ ジ ス タ 入力遅延 - 3.9 - 3.3 ns TGCK グ ロ ーバル ク ロ ッ クバ ッ フ ァ 遅延 - 2.7 - 2.7 ns TGSR グ ロ ーバルセ ッ ト/リ セ ッ ト バ ッ フ ァ 遅延 - 3.5 - 4.1 ns TGTS グ ロ ーバル ト ラ イ ス テー ト バ ッ フ ァ 遅延 - 3.0 - 3.0 ns TOUT 出力バ ッ フ ァ 遅延 - 2.6 - 2.6 ns TEN 出力バッ フ ァ イ ネーブル/ディ ス エーブル遅延 - 4.0 - 4.0 ns 積項遅延 TCT 制御項遅延 - 1.4 - 2.5 ns TLOGI1 1 P-term の加算遅延 - 1.1 - 1.1 ns TLOGI2 複数 P-term の加算遅延 - 0.5 - 0.5 ns マ ク ロ セル遅延 TPDI 入力か ら 有効出力 - 0.7 - 0.7 ns TLDI ク ロ ッ ク 前のセ ッ ト ア ッ プ (透過 ラ ッ チ) - 2.5 - 2.5 ns TSUI ク ロ ッ ク 前のセ ッ ト ア ッ プ 1.8 - 2.4 - ns THI ク ロ ッ ク 後のホール ド 0.0 - 0.0 - ns TECSU イ ネーブルク ロ ッ ク セ ッ ト ア ッ プタ イ ム 1.8 - 1.1 - ns TECHO イ ネーブルク ロ ッ ク ホール ド タ イ ム 0.0 - 0.0 - ns TCOI ク ロ ッ ク か ら 有効出力 - 0.7 - 0.7 ns TAOI セ ッ ト/リ セ ッ ト か ら 有効出力 - 1.5 - 0.9 ns フ ィ ー ド バ ッ ク遅延 TF フ ィ ー ド バ ッ ク 遅延 - 3.0 - 3.0 ns TOEM マ ク ロ セルか ら グ ロ ーバル OE への遅延 - 2.5 - 2.5 ns I/O 規格追加遅延 (1.5V CMOS の場合) THYS15 ヒ ス テ リ シ ス入力 - 4.0 - 4.0 ns TOUT15 出力 - 1.0 - 1.0 ns TSLEW15 出力スルーレー ト - 5.0 - 5.0 ns I/O 規格追加遅延 (1.8V CMOS の場合) THYS18 ヒ ス テ リ シ ス入力 - 3.0 - 3.0 ns TOUT18 出力 - 0.0 - 0.0 ns TSLEW 出力スルーレー ト - 4.0 - 4.0 nsスイ ッ チ特性
AC
テ スト 回路
I/O 規格追加遅延 (2.5V CMOS の場合) TIN25 標準入力 - 0.7 - 0.7 ns THYS25 ヒ ス テ リ シ ス入力 - 3.0 - 3.0 ns TOUT25 出力 - 1.0 - 1.0 ns TSLEW25 出力スルーレー ト - 4.0 - 4.0 ns I/O 規格追加遅延 (3.3V CMOS の場合) TIN33 標準入力 - 0.7 - 0.7 ns THYS33 ヒ ス テ リ シ ス入力 - 3.0 - 3.0 ns TOUT33 出力 - 1.6 - 1.6 ns TSLEW33 出力スルーレー ト - 4.0 - 4.0 ns メ モ : 1. 1.5ns 入力ピ ン信号の立ち上が り/立ち下が り です。内部 タ イ ミ ング
パラ メ ー タ
(
続き
)
シ ンボル パ ラ メ ー タ(1) -7 -8 単位 最小 最大 最小 最大 図 2 : TPDの増加曲線 図 3 : AC ロー ド 回路図 4 : XA2C256 の一般的な I/V 曲線
VO (Output Volts) XC256_VoIo_all_020703
IO (Output Current mA)
0 0 40 10 50 20 30 60 3.0 2.5 2.0 1.5 1.0 .5 3.5 3.3V 1.5V 1.8V 2.5V Iol
11
ピ ンの説明
フ ァ ン ク シ ョ ン ブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク 1 1 - - 2 1 2 - - 2 1(GSR) 3 99 143 2 1 4 - 142 2 1 5 - - 2 1 6 97 140 2 1 7 - - -1 8 - - -1 9 - - -1 10 - - -1 11 - - -1 12 96 139 2 1 13 95 138 2 1 14 94 137 2 1 15 - - 2 1 16 - - 2 2(GTS2) 1 1 2 2 2 2 - - 2 2(GTS3) 3 2 3 2 2 4 - 4 2 2(GTS0) 5 3 5 2 2 6 - - 2 2 7 - - -2 8 - - -2 9 - - -2 10 - - -2 11 - - -2(GTS1) 12 4 6 2 3 1 - 136 2 3 2 - 135 2 3 3 - 134 2 3 4 - - 2 3 5 93 133 2 3 6 2 3 7 - - -3 8 - - -3 9 - - -3 10 - - -3 11 - - -3 12 92 - 2 3 13 - - 2 3 14 91 132 2 3 15 - - 2 3 16 90 131 2 4 1 8 11 2 4 2 9 12 2 4 3 10 13 2 4 4 - 14 2 4 5 11 15 2 4 6 12 16 2 4 7 - - -4 8 - - -4 9 - - -4 10 - - -4 11 - - -4 12 - 17 2 4 13 13 - 2ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ンブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク5 1 - - 1 5 2 - 33 1 5 3 - - 1 5(GCK1) 4 23 32 1 5 5 31 1 5(GCK0) 6 22 30 1 5 7 - - -5 8 - - -5 9 - - -5 10 - - -5 11 - - -5 12 - - 1 5 13 - - 1 5 14 - 28 1 5 15 - - 1 5 16 - - 1 6 1 - 34 1 6 (CDRST) 2 24 35 1 6 3 - - 1 6(GCK2) 4 27 38 1 6 5 - - 1 6 6 - - 1 6 7 - - -6 8 - - -6 9 - - -6 10 - - -6 11 - - -6(DGE) 12 28 39 1 6 13 - 40 1 6 14 29 41 1 6 15 - 42 1 6 16 30 43 1
ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ン ブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク 7 1 - - 1 7 2 - - 1 7 3 - - 1 7 4 - - 1 7 5 19 26 1 7 6 18 25 1 7 7 - - -7 8 - - -7 9 - - -7 10 - - -7 11 17 24 1 7 12 16 23 1 7 13 15 22 1 7 14 14 21 1 7 15 - 20 1 7 16 - 19 1 8 1 - 44 1 8 2 - 45 1 8 3 - 46 1 8 4 - - 1 8 5 - 48 1 8 6 32 49 1 8 7 - - -8 8 - - -8 9 - - -8 10 - - -8 11 33 50 1 8 12 34 51 1 8 13 35 52 1 8 14 36 - 1 8 15 37 - 1 8 16 - - 1ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ンブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク9 1 78 112 2 9 2 79 113 2 9 3 - - 2 9 4 80 114 2 9 5 2 9 6 81 115 2 9 7 - - -9 8 - - -9 9 - - -9 10 - - -9 11 - - 2 9 12 82 116 2 9 13 - 117 2 9 14 - 118 2 9 15 - 119 2 9 16 - - 2 10 1 77 111 2 10 2 76 110 2 10 3 74 107 2 10 4 73 106 2 10 5 72 105 2 10 6 71 104 2 10 7 - - -10 8 - - -10 9 - - -10 10 - - -10 11 2 10 12 70 103 2 10 13 - - 2
ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ン ブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク 11 1 - - 2 11 2 - - 2 11 3 - - 2 11 4 - - 2 11 5 - 120 2 11 6 - 121 2 11 7 - - -11 8 - - -11 9 - - -11 10 - - -11 11 85 124 2 11 12 86 125 2 11 13 87 126 2 11 14 89 128 2 11 15 - 129 2 11 16 - 130 2 12 1 - - 2 12 2 - 100 2 12 3 - - 2 12 4 - - 2 12 5 - - 2 12 6 - - 2 12 7 - - -12 8 - - -12 9 - - -12 10 - - -12 11 68 98 2 12 12 - 97 2 12 13 67 96 2ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ンブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク13 1 - 75 1 13 2 53 76 1 13 3 - 77 1 13 4 54 - 1 13 5 - 78 1 13 6 55 79 1 13 7 - - -13 8 - - -13 9 - - -13 10 - - -13 11 - - -13 12 - 80 1 13 13 56 81 1 13 14 - 82 1 13 15 - - 1 13 16 - - 1 14 1 52 74 1 14 2 - 71 1 14 3 50 70 1 14 4 - 69 1 14 5 49 - 1 14 6 - 68 1 14 7 - - -14 8 - - -14 9 - - -14 10 - - -14 11 - - -14 12 - - 1 14 13 - 66 1 14 14 46 64 1 14 15 44 - 1 14 16 - 61 1
ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ン ブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク 15 1 - - 1 15 2 - 83 1 15 3 - - 1 15 4 - - 1 15 5 - - 1 15 6 - - 1 15 7 - - -15 8 - - -15 9 - - -15 10 - - -15 11 58 85 1 15 12 59 86 1 15 13 60 87 1 15 14 61 88 1 15 15 63 91 1 15 16 64 92 1 16 1 - - 1 16 2 - - 1 16 3 - - 1 16 4 - - 1 16 5 43 60 1 16 6 42 59 1 16 7 - - -16 8 - - -16 9 - - -16 10 - - -16 11 41 58 1 16 12 40 57 1 16 13 39 56 1 16 14 - - 1ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ンブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン クXA2C256 JTAG
、 電源
/
グラ ン ド 、 未接続ピ ン 、 総ユーザー
I/O
数
注文情報
16 15 - 54 1 16 16 - 53 1 メ モ : 1. GTS = グ ロ ーバル出力 イ ネーブル、GSR = グ ロ ーバル リ セ ッ ト/ セ ッ ト 、GCK = グ ロ ーバル ク ロ ッ ク 、CDRST = ク ロ ッ ク 分周 リ セ ッ ト 、DGE = DataGATE イ ネーブルです。 2. GTS、GSR お よ び GCK ピ ンは、 汎用I/O と し て使用で き ます。ピ ンの説明
(
続き
)
フ ァ ン ク シ ョ ン ブ ロ ッ ク マ ク ロ セル VQG100 TQG144 I/O バン ク ピ ン タ イ プ VQG100 TQG144 TCK 48 67 TDI 45 63 TDO 83 122 TMS 47 65 VCCAUX (JTAG 電源電圧) 5 8 内部電源 (VCC) 26、57 1、37、84 I/O バン ク 1 電源 (VCCIO1) 20、38、51 27、55、73、93 I/O バン ク 2 電源 (VCCIO2) 88、98 109、127、141 グ ラ ン ド 21、25、31、62、69、75、84、 100 29、36、47、62、72、89、90、 99、108、123、144 未接続 - -ユーザー I/O の合計 80 118 製品番号 ピ ン/ ボールの 間隔 θJA (C/W) θJA (C/W) パ ッ ケージの種類 パ ッ ケージ本体の サイ ズ I/O イ ン ダス ト リ アル (I)(1) 拡張動作温度 (Q) XA2C256-7VQG100I 0.5mm 43.1 10.9 VQFP (Very Thin Quad FlatPackage)、 鉛フ リ ー
14mm x 14mm 80 I
XA2C256-8VQG100Q 0.5mm 43.1 10.9 VQFP (Very Thin Quad Flat Package)、 鉛フ リ ー
デバイ スのパ ッ ケージ
マー ク
図 5 : パ ッ ケージのマーキン グサン プル
XA2C256-7TQG144I 0.5mm 37.2 7.2 TQFP (Thin Quad Flat Package)、 鉛フ リ ー
20mm x 20mm 118 I
XA2C256-8TQG144Q 0.5mm 37.2 7.2 TQFP (Thin Quad Flat Package)、 鉛フ リ ー 20mm x 20mm 118 Q メ モ : 1. I = イ ン ダ ス ト リ アル (TA = –40° C ∼ +85° C)、Q = オー ト モーテ ィ ブ (TA = -40° C ∼ +105° C、 最大 TJ = +125° C)。 製品番号 ピ ン/ ボールの 間隔 θJA (C/W) θJA (C/W) パ ッ ケージの種類 パ ッ ケージ本体の サイ ズ I/O イ ン ダス ト リ アル (I)(1) 拡張動作温度 (Q)
図 6 : VQG100 VQFP (Very Thin Quad Flat Pack)
VQG100
Top View
GND I/O
(3)
VCCIO2 I/O I/O I/O I/O I/O I/O I/O I/O I/O VCCIO2 I/O I/O I/O GND TDO I/O I/O I/O I/O I/O I/O I/O
VCC I/O
(2)
I/O
(5) I/O I/O
GND I/O I/O I/O I/O I/O I/O
VCCIO1
I/O I/O I/O I/O I/O I/O TDI I/O
TMS TCK I/O I/O GND I/O I/O I/O I/O I/O GND I/O I/O I/O I/O I/O I/O GND I/O I/O I/O I/O VCC I/O I/O I/O I/O I/O VCCIO1 I/O(1) I/O(1) I/O(1) I/O(1) VAUX I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O VCCIO1 GND I/O(2) I/O(2) I/O(4) GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76
(1) - Global Output Enable (2) - Global Clock (3) - Global Set/Reset (4) - Clock Divide Reset (5) - Data Gate
CoolRunner-II
オー ト モーテ ィ ブの要件および推奨事項
要件
次の要件はオー ト モーテ ィ ブアプ リ ケーシ ョ ンのすべてに適用 さ れます。 1. CoolRunner-II の電源投入には、 立ち上が り が単調かつ高速 な電源を使用 し ます。 VCC立ち上が り 時間が 1ms 未満であ る こ と が必要です。 2. デバ イ ス動作中に I/O ピ ン を フ ロ ー ト に し ないで く だ さ い。 I/O ピ ン が フ ロ ー ト す る と 、 入力バ ッ フ ァ が フ ロ ー ト 入力ご と に 1 ∼ 2mA の電流を必要 と す る ので、ICCが増加 し ます。 ま た、I/O ピ ン が フ ロ ー ト と し てい る と 、CPLD の中心部に ノ イ ズ が伝播 し ま す。 I/O ピ ン はバ ス ホ ール ド ま た はプル ア ッ プ に適切に終端接続 さ れ る 必要が あ り ま す。未使用の I/O は、CGND (プ ロ グ ラ マブルグ ラ ン ド) と し て も コ ン フ ィ ギ ュ レーシ ョ ン で き ます。 3. VCC/VCCIO 電源を未投入の ま ま で I/O ピ ン を駆動 し ないで く だ さ い。 4. LED 駆動時はシ ン ク 電流に し ます。 すべてのザ イ リ ン ク ス CPLD には、 出力に N チ ャ ネルプルダ ウ ン ト ラ ン ジ ス タ が あ る ため、LED のア ノ ー ド が VCCに接続 さ れた外部抵抗を 図 7 : TQ144 TQFP (Thin Quad Flat Pack)介 し て電源供給 さ れ る 必要があ り ます。 結果的に、 こ れが最 も 明 る い ソ リ ュ ーシ ョ ンにな り ます。 5. プルダ ウ ン抵抗を回避 し ます。 外部終端が必要 と さ れ る 場合 は、 常に外部プル ア ッ プ抵抗 を 使用 し ま す。CoolRunner II オー ト モーテ ィ ブ CPLD は、一部に入力だけでな く 出力バ ッ フ ァ も 駆動す る I/O 回路があ る ので、 外部プルダ ウ ン と の競 合が生 じ る 可能性があ り 、 結果的に I/O が予測どお り に切 り 替わ り ません。
6. I/O バン ク にアサ イ ン さ れてい る VCCIO以上の電圧で I/O ピ ン を駆動 し ないで く だ さ い。 a. 電流が VCCIOに流れ、ユーザー電圧レ ギ ュ レー タ に影響 を与え る こ と があ り ます。 b. デバ イ ス に関連す る 予期 し ない リ ー ク 電流を増加 さ せ る こ と があ り ます。 c. 長時間続 く と 、デバ イ ス の寿命を縮め る こ と があ り ます。 7. CPLD の コ ン フ ィ ギ ュ レーシ ョ ン前の I/O の ス テー ト に依存 し ないで く だ さ い。電源投入中の CPLD の I/O は、 内部ま た は外部信号の影響を受けてい る 場合があ り ます。 8. デバ イ ス に電源投入中に十分な電流を供給で き る 電圧レ ギ ュ レー タ を使用 し て く だ さ い。 CPLD の コ ン フ ィ ギ ュ レーシ ョ ン を確実に成功 さ せ る ためには、 目安 と し て、CPLD への電 源投入中に レ ギ ュ レー タ は最大電流の最低 3 倍の電流を供給 す る 必要があ り ます。
9. TMS、TCK、TDI、TDO の外部 JTAG 終端が確実に IEEE 1149.1 に準拠す る よ う に し て く だ さ い。すべてのザ イ リ ン ク ス CPLD に は、TDI、TMS、 お よ び TCK に弱い内部プ ル ア ッ プ抵抗があ り ます。 10. CPLD に必要な電源お よ びグ ラ ン ド 電源を供給す る ために、 CPLD の VCCお よ び GND ピ ン をすべて接続 し て く だ さ い。 11. すべての VCCお よ び VCCIOピ ンは、 こ れ ら の ピ ンに最 も 近 い GND と のペアに対 し 0.01µF お よ び 0.1µF のデカ ッ プ リ ン グ キ ャ パシ タ を挿入 し て く だ さ い。 12. I/O を適切に コ ン フ ィ ギ ュ レーシ ョ ン し て く だ さ い。 CoolRunner-II オー ト モーテ ィ ブ CPLD には、I/O バン ク が あ り ま す。 し たが っ て、 信号は適切なバン ク (LVCMOS33、 LVCMOS18 …) にアサ イ ン さ れ る 必要があ り ます。
推奨事項
次の推奨事項はオー ト モーテ ィ ブアプ リ ケーシ ョ ンのすべてに 適用 さ れます。 1. 可能であれば、 厳密な同期デザ イ ン (1 ク ロ ッ ク イ ベン ト の み) を使用 し て く だ さ い。同期シ ス テ ムは非同期シ ス テ ム と 比較 し て よ り 堅固です。 2. PCB 上に JTAG ポー ト を含め ます。 JTAG ポー ト は、PCB 上 のデバ イ ス のテ ス ト に使用で き 、PCB 上のデバ イ ス の再プ ロ グ ラ ミ ン グ に効果的です。INTEST でのチ ッ プ内部の検証、 ス タ ッ ク ピ ン の識別、 プ ロ グ ラ ミ ン グパ タ ーン の検証を実 行 し ます (保護 さ れていない場合)。 3. CoolRunner-II オート モーティ ブ CPLD は、 ど のよ う な電源投 入シーケン ス でも 機能し ま すが、 デバイ ス の I/O から のいかな る グリ ッ チも 望ま ないアプリ ケーショ ン には、VCCI (内部 VCC) を VCCIOの前に電源投入する こ と を 推奨し ま す。 4. レ ポー ト フ ァ イ ルの警告を無視 し ないで く だ さ い。 ソ フ ト ウ ェ アは、 コ ンパ イ ル時に潜在的な問題を検出す る ので、 レ ポー ト フ ァ イ ルはデザ イ ンが ロ ジ ッ ク 上に ど の よ う にマ ッ プ さ れ る か を正確に検証す る ために有効です。 5. タ イ ミ ン グ レ ポー ト を理解 し ます。 こ の レ ポー ト フ ァ イ ル には ス ピ ー ド サマ リ と 警告が含 ま れ ま す。タ イ ミ ン グ フ ァ イ ル (*.tim) を よ く 読んで く だ さ い。ロ ジ ッ ク 分析に基づい て与え ら れた ク ロ ッ ク に対す る 制限を決定す る ために、 重要 な信号チ ェーン を分析 し ます。 6. フ ィ ッ タ レ ポー ト を確認 し ます。論理式は ABEL に類似す る 形 式 か、Verilog ま た は VHDL 形 式 で 表 示 で き ま す。 フ ィ ッ タ レ ポー ト には、ほかのデバ イ ス の動作に関 し て非常 に参考にな る ス イ ッ チ設定 も 含まれてい ます。 7. 可能であれば、デザ イ ン ソ フ ト ウ ェ アに ピ ン配置を決定 さ せ ます。ザ イ リ ン ク ス CPLD ソ フ ト ウ ェ アは、 ソ フ ト ウ ェ ア自 身が I/O ピ ン を選択 し 、 ユーザー向けの リ ソ ース を管理す る 場合に最 も 効率 よ く 動作 し ます。ま た、 信号の配置、 ピ ン固 定の向上が可能です。ユーザーが ピ ン を定義す る 場合は、 リ ソ ース を事前に決定 し ます。 8. フ ィ ッ ト 後のシ ミ ュ レーシ ョ ン をすべての速度で実行 し 、 低 速シ リ コ ンの代用 と し て高速シ リ コ ン を使用す る 場合に考え ら れ る 問題 (レーシ ン グ状態な ど) を特定 し ます。 9. SSO (同時ス イ ッ チン グ出力) を CPLD 内に均一に分配 し て ス イ ッ チノ イ ズ を削減 し ます。 10. 非常に高速な立ち上が り/立ち下が り エ ッ ジに よ る ノ イ ズ を な く すために、 高速出力は終端 し ます。APPLICATIONS IS FULLY AT THE RISK OF CUSTOMER SUBJECT TO APPLICABLE LAWS AND REGULATIONS GOVERNING LIMITATIONS ON PRODUCT LIABILITY.
追加情報
次の CoolRnner-II の項目について、 追加の資料があ り ます。 • XAPP784 : 『安定 し た CPLD デザ イ ンプ ラ ク テ ィ ス』 • XAPP375 : 『CoolRunner-II タ イ ミ ン グモデルについて』 • XAPP376 : 『CoolRunner-II ロ ジ ッ クエン ジ ンについて』 • XAPP378: 『CoolRunner-II の高度な機能を利用す る 』 • XAPP382 : 『CoolRunner-II I/O 特性』• XAPP389 : 『CoolRunner-II CPLD への電力供給』
• XAPP399 : 『CoolRunner-II VREF ピ ンの配置』
関連す る リ フ ァ レ ン スデザ イ ン を用意 し た こ れ ら のアプ リ ケー シ ョ ン ノ ー ト を確認す る には、 次の リ ン ク を ク リ ッ ク し て、 必要 な資料ま で ス ク ロ ール し て く だ さ い。 CoolRunner-II デー タ シー ト お よ びアプ リ ケーシ ョ ン ノ ー ト デバ イ スパ ッ ケージ
