NCP1234
フライバック・コンバータ用 固定周波数電流モード・
コントローラ
NCP1234
は、ダイナミック・セルフサプライ(DSS)
機能を 搭載した新しい固定周波数電流モード・コントローラです。このデバイスは、既存製品の
NCP12xx
ファミリとピン同士の 互換性を持っています。DSS
機能により過渡電流が流れると、コントローラに内部起 動電流が供給されるため、補助供給とV
CCキャパシタの構造 が非常に簡易化されました。周波数フォールドバックにより、コントローラは低負荷状 態で高い効率性を維持しながら、待機電力は非常に低く抑え られています。コンポーネントのコストが大きな制約となる 場合、内部周波数ジッタリング、傾斜補償、多機能ラッチ入 力など、このコントローラはコンバータとして非常に優れた 機能を持っています。
補助巻線の過負荷を個別に検出するタイマベースの故障検 出機能の他、入力電圧とは独立して最大出力を維持できる調 整可能な補償を搭載しています。
精密な設計により、主要なパラメータの精度は許容温度範 囲
(−40 ° C
〜+125 ° C)
を的確に制御できます。特長
•
傾斜補償を搭載した固定周波数電流モード操作•
オシレータ周波数は65 kHz
または100 kHz
を選択可能•
低負荷状態およびスタンバイ状態で最大性能を発揮する周波 数フォールドバックとスキップ・モード•
ラッチ(
オプションA)
操作または自動リカバリ(
オプションB)
操作におけるタイマベースの過負荷保護機能•
ダイナミック・セルフサプライ(DSS)
機能を持つ高圧電流に より、V
CCキャパシタの構造を簡易化•
周波数フォールドバック・モード中を含め、EMI
シグネチャを 緩和する周波数変調•
調整可能な過電力補償•
重大な故障時におけるラッチオフ入力で、温度超過保護 (OTP) のため、NTC
を直接接続することが可能•
過電圧検出により、最大28 V
のV
CCで動作• ± 500 mA
ピーク・ソース/
シンク電流のドライブ容量• 4.0 ms
ソフトスタート•
内部熱シャットダウン•
既存製品のNCP12xx
シリーズとピン同士の互換性•
これらのデバイスは、鉛フリー、ハロゲン・フリ ー/BFR
フリー、RoHS
準拠標準的な適合製品
•
ノートブック、LCD
、およびプリンタのAC−DC
ア•
ダプタオフライン・バッテリ・チャージャ•
家電製品用電源•
補助電源/
家庭用電源SOIC−7 CASE 751U
MARKING DIAGRAM
34Xff ALYWX
G 1 8
34Xff = Specific Device Code X = A or B
ff = 65 or 100 A = Assembly Location L = Wafer Lot Y = Year W = Work Week G = Pb−Free Package
See detailed ordering and shipping information in the package dimensions section on page 32 of this data sheet.
ORDERING INFORMATION
1 8
5 3
4
(Top View) Latch
CS
HV PIN CONNECTIONS
6 2
FB
GND DRV
VCC www.onsemi.jp
TYPICAL APPLICATION EXAMPLE
VIN VOUT (dc)
NCP1234 LATCH
FB CS GND
HV VCC DRV
Figure 1. Flyback Converter Application Using the NCP1234
PIN FUNCTION DESCRIPTION
Pin No Pin Name Function Pin Description
1 LATCH Latch−Off Input Pull the pin up or down to latch−off the controller. An internal current source allows the direct connection of an NTC for over temperature detection 2 FB Feedback An optocoupler collector to ground controls the output regulation.
3 CS Current Sense This Input senses the Primary Current for current−mode operation, and Offers an overpower compensation adjustment.
4 GND IC Ground
5 DRV Drive output Drives external MOSFET
6 VCC VCC input This supply pin accepts up to 28 Vdc, with overvoltage detection
8 HV High−voltage pin Connects to the bulk capacitor or the rectified AC line to perform the functions of Start−up Current Source and Dynamic Self−Supply
SIMPLIFIED INTERNAL BLOCK SCHEMATIC
Figure 2. Simplified Internal Block Schematic
CS FB
− +
tLEB blanking
/ 5
tfault timer VFB(ref)
20 kW
− +
− +
+
−
+
+
VILIM
VCS(stop)
S R Q tSSTART
Soft−start ramp Start Reset
IC Start IC Stop
Oscillator
HV
VCC Latch
− + +
Vskip
Protection Mode release
DRV
HV
Clamp
Fault
Sawtooth Jitter V to I
HV sample
IOPC = 0.5m x (VHV − 125)
− +
+ VFB(OPC)
Latch Dual HV start−up current source
VCC management HV current TSD
VDD UVLO Reset TSD
Start IC Start
PWM
Soft−start
ILIMIT VDD UVLO
IC stop
TSD
TSD ILIMIT
PWM Fault Flag
Foldback
GND Stop
S R Q
tBCS blanking
− +
VOVP
S R Q
− + VOTP
tLatch(OVP) blanking VDD
Reset
Latch Vclamp
INTC
tLatch(OTP) blanking 1 kW
INTC
+ +
Soft−start end
Soft−start end End
slope comp.
UVLO
Reset
tautorec timer
For Autorecovery protection mode only
MAXIMUM RATINGS
Rating Symbol Value Unit
Supply Pin (pin 6) (Note 2) Voltage range
Current range
VCCMAX ICCMAX
–0.3 to 28
±30
V mA High Voltage Pin (pin 8) (Note 2)
Voltage range Current range
VHVMAX IHVMAX
–0.3 to 500
±20
V mA Driver Pin (pin 5) (Note 2)
Voltage range Current range
VDRVMAX IDRVMAX
–0.3 to 20
±1000
V mA All other pins (Note 2)
Voltage range Current range
VMAX IMAX
–0.3 to 10
±10
V mA Thermal Resistance SOIC−7
Junction−to−Air, low conductivity PCB (Note 3) Junction−to−Air, medium conductivity PCB (Note 4) Junction−to−Air, high conductivity PCB (Note 5)
RθJ−A
162 147 115
°C/W
Temperature Range
Operating Junction Temperature Storage Temperature Range
TJMAX TSTRGMAX
−40 to +150
−60 to +150
°C
ESD Capability (Note 1)
Human Body Model (All pins except HV) Machine Model
2000 200
V
Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.
()
!"#$%&'() *+,(-. / 0123*!4567 89#!"#$
1. This device series contains ESD protection and exceeds the following tests:
Human Body Model 2000 V per JEDEC standard JESD22, Method A114E Machine Model Method 200 V per JEDEC standard JESD22, Method A115A
2. This device contains latch−up protection and exceeds 100 mA per JEDEC Standard JESD78
3. As mounted on a 80 x 100 x 1.5 mm FR4 substrate with a single layer of 50 mm2 of 2 oz copper traces and heat spreading area. As specified for a JEDEC 51−1 conductivity test PCB. Test conditions were under natural convection or zero air flow.
4. As mounted on a 80 x 100 x 1.5 mm FR4 substrate with a single layer of 100 mm2 of 2 oz copper traces and heat spreading area. As specified for a JEDEC 51−2 conductivity test PCB. Test conditions were under natural convection or zero air flow.
5. As mounted on a 80 x 100 x 1.5 mm FR4 substrate with a single layer of 650 mm2 of 2 oz copper traces and heat spreading area. As specified for a JEDEC 51−3 conductivity test PCB. Test conditions were under natural convection or zero air flow.
ELECTRICAL CHARACTERISTICS
(For typical values TJ = 25°C, for min/max values TJ = −40°C to +125°C, VHV = 125 V, VCC = 11 V unless otherwise noted)
Characteristics Test Condition Symbol Min Typ Max Unit
HIGH VOLTAGE CURRENT SOURCE Minimum voltage for current source operation
VHV(min) − 30 40 V
Current flowing out of VCC pin VCC = 0 V
VCC = VCC(on) − 0.5 V
Istart1 Istart2
0.2 3
0.5 6
0.8 9
mA
Off−state leakage current VHV = 500 V Istart(off) − 25 50 mA
SUPPLY
Turn−on threshold level, VCC going up
HV current source stop threshold
VCC(on) 11.0 12.0 13.0 V
HV current source restart threshold
VCC(min) 9.5 10.5 11.5 V
Turn−off threshold VCC(off) 8.5 9.5 10.5 V
Overvoltage threshold VCC(ovp) 25 26.5 28 V
Blanking duration on VCC(off) and VCC(ovp) detection
tVCC(blank) 7 10 13 ms
VCC decreasing level at which the internal logic resets
VCC(reset) 3.6 5.0 6.0 V
VCC level for ISTART1 to ISTART2 transition
VCC(inhibit) 0.4 1.0 1.6 V
Internal current consumption (Note 6)
DRV open, VFB = 3 V, 65 kHz DRV open, VFB = 3 V, 100 kHz Cdrv = 1 nF, VFB = 3 V, 65 kHz Cdrv = 1 nF, VFB = 3 V, 100 kHz Off mode (skip or before start−up) Fault mode (fault or latch)
ICC1 ICC1 ICC2 ICC2 ICC3 ICC4
1.2 1.3 1.9 2.2 0.67 0.4
1.8 1.9 2.5 2.9 0.9 0.7
2.2 2.3 3.2 3.6 1.13
1.0
mA
OSCILLATOR
Oscillator frequency fOSC 60
92
65 100
70 108
kHz
Maximum duty cycle DMAX 75 80 85 %
Frequency jittering amplitude, in percentage of FOSC
Ajitter ±4 ±6 ±8 %
Frequency jittering modulation frequency
Fjitter 85 125 165 Hz
OUTPUT DRIVER
Rise time, 10% to 90 % of VCC VCC = VCC(min) + 0.2 V, CDRV = 1 nF trise − 40 70 ns Fall time, 90% to 10 % of VCC VCC = VCC(min) + 0.2 V, CDRV = 1 nF tfall − 40 70 ns Current capability VCC = VCC(min) + 0.2 V, CDRV = 1 nF
DRV high, VDRV = 0 V DRV low, VDRV = VCC
IDRV(source)
IDRV(sink)
−
−
500 500
−
−
mA
Clamping voltage (maximum gate voltage)
VCC = VCCmax – 0.2 V, DRV high, RDRV = 33 kW, Cload = 220 pF
VDRV(clamp) 11 13.5 16 V
High−state voltage drop VCC = VCC(min) + 0.2 V, RDRV = 33 kW, DRV high
VDRV(drop) − − 1 V
6. internal supply current only, current in FB pin not included (current flowing in GND pin only).
ELECTRICAL CHARACTERISTICS
(For typical values TJ = 25°C, for min/max values TJ = −40°C to +125°C, VHV = 125 V, VCC = 11 V unless otherwise noted)
Characteristics Test Condition Symbol Min Typ Max Unit
FEEDBACK
Internal pull−up resistor TJ = 25°C RFB(up) 15 20 25 kW
VFB to internal current setpoint division ratio
KFB 4.7 5 5.3 −
Internal pull−up voltage on the FB pin
VFB(ref) 4.3 5 5.7 V
CURRENT SENSE
Input Bias Current VCS = 0.7 V Ibias − 0.02 − mA
Maximum internal current setpoint
VFB > 3.5 V VILIM 0.66 0.7 0.74 V
Propagation delay from VIlimit detection to DRV off
VCS = VILIM tdelay − 80 110 ns
Leading Edge Blanking Duration for VILIM
tLEB 190 250 310 ns
Threshold for immediate fault protection activation
VCS(stop) 0.95 1.05 1.15 V
Leading Edge Blanking Duration for VCS(stop)
tBCS 90 120 150 ns
Slope of the compensation ramp Scomp(65kHz)
Scomp(100kHz)
−
−
−32.5
−50
−
−
mV / ms
Soft−start duration From 1st pulse to VCS = VILIM tSSTART 2.8 4.0 5.2 ms
OVERPOWER COMPENSATION
VHV to IOPC conversion ratio KOPC − 0.54 − mA / V
Current flowing out of CS pin VHV = 125 V VHV = 162 V VHV = 325 V VHV = 365 V
IOPC(125) IOPC(162) IOPC(325) IOPC(365)
−
−
− 105
0 20 110 130
−
−
− 150
mA
FB voltage above which IOPC is applied
VHV = 365 V VFB(OPCF) 2.12 2.35 2.58 V
FB voltage below which is no IOPC applied
VHV = 365 V VFB(OPCE) − 2.15 − V
Watchdog timer for dc operation tWD(OPC) − 32 − ms
HV sampling level VHVsample − 92 − V
OVERCURRENT PROTECTION
Fault timer duration From CS reaching VILIMIT to DRV stop tfault 98 128 168 ms Autorecovery mode latch−off
time duration
tautorec 0.85 1.00 1.35 s
FREQUENCY FOLDBACK Feedback voltage threshold below which frequency foldback starts
VFB(foldS) 1.8 2.0 2.2 V
Feedback voltage threshold below which frequency foldback is complete
VFB(foldE) 1.22 1.35 1.48 V
Minimum switching frequency VFB = Vskip(in) + 0.2 fOSC(min) 22 27 32 kHz
SKIP−CYCLE MODE
Feedback voltage thresholds for skip mode
VFB going down VFB going up
Vskip(in) Vskip(out)
0.63 0.72
0.7 0.80
0.77 0.88
V
ELECTRICAL CHARACTERISTICS
(For typical values TJ = 25°C, for min/max values TJ = −40°C to +125°C, VHV = 125 V, VCC = 11 V unless otherwise noted)
Characteristics Test Condition Symbol Min Typ Max Unit
LATCH−OFF INPUT
High threshold VLatch going up VOVP 2.35 2.5 2.65 V
Low threshold VLatch going down VOTP 0.76 0.8 0.84 V
Current source for direct NTC connection
During normal operation During soft−start
VLatch = 0 V
INTC INTC(SSTART)
65 130
95 190
105 210
mA
Blanking duration on high latch detection
65 kHz version 100 kHz version
tLatch(OVP) 35 25
50 35
70
45 ms
Blanking duration on low latch detection
tLatch(OTP) − 350 − ms
Clamping voltage ILatch = 0 mA ILatch = 1 mA
Vclamp0(Latch)
Vclamp1(Latch)
1.0 2.0
1.2 2.4
1.4 3.0
V
TEMPERATURE SHUTDOWN
Temperature shutdown TJ going up TTSD 135 150 165 °C
Temperature shutdown hysteresis
TJ going down TTSD(HYS) 20 30 40 °C
Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product performance may not be indicated by the Electrical Characteristics if operated under different conditions.
()
:;<=>?@0ABC1D!AEF&*GHIJ#KLM?NOPQ1"#$R0HISN:;TU VW
*XKLM?NOPQ1? Y'&01+,!"#$
TYPICAL PERFORMANCE CHARACTERISTICS
20.00 22.00 24.00 26.00 28.00 30.00 32.00 34.00 36.00 38.00 40.00
−50 −25 0 25 50 75 100 125
Figure 3. Minimum Current Source Operation VHV(min)
TEMPERATURE (°C) VHV(min) (V)
0 5 10 15 20 25 30 35
−50 −25 0 25 50 75 100 125
Figure 4. Off−State Leakage Current Istart(off) TEMPERATURE (°C)
Istart(off) (V)
0.65 0.66 0.67 0.68 0.69 0.70 0.71 0.72 0.73 0.74 0.75
−50 −25 0 25 50 75 100 125
VILIM (V)
TEMPERATURE (°C)
Figure 5. Maximum Internal Current Setpoint VILIM
0.95 0.97 0.99 1.01 1.03 1.05 1.07 1.09 1.11 1.13 1.15
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) VCS(stop) (V)
Figure 6. Threshold for Immediate Fault Protection Activation VCS(stop)
40 50 60 70 80 90 100 110
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) tdelay (ns)
Figure 7. Propagation Delay tdelay
TEMPERATURE (°C) tLEB (ns)
Figure 8. Leading Edge Blanking Duration tLEB 200
210 220 230 240 250 260 270 280 290 300
−50 −25 0 25 50 75 100 125
TYPICAL PERFORMANCE CHARACTERISTICS
60 61 62 63 64 65 66 67 68 69 70
−50 −25 0 25 50 75 100 125
15 16 17 18 19 20 21 22 23 24
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) RFB(up) (kW)
Figure 9. FB Pin Internal Pull−up Resistor RFB(up)
4.60 4.70 4.80 4.90 5.00 5.10 5.20 5.30
−50 −25 0 25 50 75 100 125
VFB(ref) (V)
TEMPERATURE (°C)
Figure 10. FB Pin Open Voltage VFB(ref)
TEMPERATURE (°C) fOSC (kHz)
Figure 11. Oscillator Frequency fOSC
75 76 77 78 79 80 81 82 83 84 85
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) DMAX (%)
Figure 12. Maximum Duty Cycle DMAX
1.80 1.85 1.90 1.95 2.00 2.05
−50 −25 0 25 50 75 100 125
VFB(foldS) (V)
TEMPERATURE (°C)
Figure 13. FB Pin Voltage Below Which Frequency Foldback Starts VFB(foldS)
1.20 1.25 1.30 1.35 1.40 1.45 1.50
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) VFB(foldE) (V)
Figure 14. FB Pin Voltage Below Which Frequency Foldback is Complete VFB(foldE) 2.10
2.15 2.20
TYPICAL PERFORMANCE CHARACTERISTICS
0.63 0.65 0.67 0.69 0.71 0.73 0.75 0.77
−50 −25 0 25 50 75 100 125
Vskip(in) (V)
TEMPERATURE (°C)
Figure 15. FB Pin Skip−in Level Vskip(in)
0.72 0.74 0.76 0.78 0.80 0.82 0.84 0.86 0.88
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) Vskip(out) (V)
Figure 16. FB Pin Skip−Out Level Vskip(out)
20 21 22 23 24 25 26 27 28 29 30
−50 −25 0 25 50 75 100 125
fOSC(min) (kHz)
TEMPERATURE (°C)
Figure 17. Minimum Switching Frequency fOSC(min)
110 115 120 125 130 135 140 145 150
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) IOPC(365) (mA)
Figure 18. Maximum Overpower Compensating Current IOPC(365) Flowing Out
of CS Pin
2.10 2.15 2.20 2.25 2.30 2.35 2.40 2.45 2.50 2.55 2.60
−50 −25 0 25 50 75 100 125
Figure 19. FB Pin Level VFB(OPCF) Above Which is the Overpower Compensation
Applied VFB(OPCF) (V)
TEMPERATURE (°C)
1.90 1.95 2.00 2.05 2.10 2.15 2.20 2.25 2.30 2.35 2.40
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) VFB(OPCE) (V)
Figure 20. FB Pin Level VFB(OPCE) Below Which is No Overpower Compensation
Applied
TYPICAL PERFORMANCE CHARACTERISTICS
2.35 2.40 2.45 2.50 2.55 2.60 2.65
−50 −25 0 25 50 75 100 125
VOVP (V)
TEMPERATURE (°C)
Figure 21. Latch Pin High Threshold VOVP
0.75 0.76 0.77 0.78 0.79 0.80 0.81 0.82 0.83 0.84 0.85
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) VOTP (V)
Figure 22. Latch Pin Low Threshold VOTP
1.18 1.20 1.22 1.24 1.26 1.28 1.30 1.32 1.34
−50 −25 0 25 50 75 100 125
Vclamp0 (V)
TEMPERATURE (°C)
Figure 23. Latch Pin Open Voltage Vclamp0
2.00 2.10 2.20 2.30 2.40 2.50 2.60 2.70 2.80
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) Vclamp1 (V)
Figure 24. Latch Pin Voltage Vclamp1 (Latch−off Pin is Sinking 1 mA)
70 75 80 85 90 95 100 105 110
−50 −25 0 25 50 75 100 125
TEMPERATURE (°C) INTC (mA)
Figure 25. Current INTC Sourced from the Latch Pin, Allowing Direct NTC Connection
140 150 160 170 180 190 200 210 220
−50 −25 0 25 50 75 100 125
INTC(SSTART) (mA)
TEMPERATURE (°C)
Figure 26. Current INTC(SSTART) Sourced from the Latch Pin, During Soft−Start
アプリケーション情報 はじめに
NCP1234
には、固定周波数フライバック・コンバー タを基盤に、安全で効率的な電源を供給できる機能 が備わっています。特に、安全性を度外視すること なくパーツ数を少数に抑えるアプリケーションには 最適です。•
傾斜補償時の電流モード操作:
一次側ピーク電流はフォールド・バック電圧で継 続的に制御され、最大限の安全性が確保されま す。
DRV
ターンオフ・イベントは、ピーク電流の 設定ポイントによって決まります。また、DCM
に 入っている場合、システムの周波数反応は初期状 態のままのため、FB
ループの設計が簡易化されま した。多くのアプリケーションで発生する分数調 波オシレーションを防止する固定傾斜補償機能に より、コントローラは、幅広い入力電圧範囲を持 つCCM
のアプリケーションでも利用することが可•
能です。ジッタリング時の固定周波数オシレータ:
NCP1234
はさまざまな周波数で利用できるため、あらゆるアプリケーションに適しています。内部 オシレータには低周波数ジッタリング機能があ り、準尖頭値での周波数ピークのエネルギー含量 や測定の平均モードを広げることによって、
EMI
の制限を超過できるようにすることが可能です。•
ラッチ付きタイマベースの過負荷保護機能:
過負荷保護はFB
信号のみで動作しているため、非 常に結合が弱い場合や漏れインダクタンスが大き い場合など、あらゆる変圧器で利用できます。A
バージョン(
過負荷状態でなくなっても、操作を 再開するには電源を止めて再起動する必要がある)
とB
バージョンの自動リカバリでは、保護は完全 にラッチされています。タイマ間隔は固定です。また、コントローラは、
CS
ピンの電圧が最大内部 設定ポイントの1.5
倍になっても同じ保護モードに 入ります(
巻線ショート回路を検出できます)
。•
高圧起動電流源:
オン・セミコンダクターの超高圧技術により、
NCP1234
は高入力電圧に直接つなぐことができま す。起動電流源は、オフ時のロスを低く抑えながら正 確な起動を保証します。V
CCへの供給が一時的に 減少しても、ダイナミック・セルフサプライ(DSS)
機能により、コントローラ供給用の起動電流源が 再起動されます。•
調整可能な過電力補償:
HV
ピンで検出された高入力電圧は、入力電圧に対 するオフセット比率で電流センス電圧を発生させ る電流に変換されます。CS
ピンと直列につながれ ている抵抗値を選択することによって、アプリケ ーションに合わせて補償量を調整できます。•
低負荷操作時の周波数フォールドバックとスキッ プ・モード:
あらゆる負荷状態で高い効率性を維持するため、
NCP1234
には超低負荷状態での周波数フォールド バックとスキップ・モードが実装されています。スイッチング周波数は、スイッチングによる損失 を低減するため、
27 kHz
に抑えられています。•
拡張VCC
の範囲:
NCP1234
は、コントローラをオフにラッチする過 電圧のしきい値V
CC(ovp)(
通常、26.5 V)
には最大28 V
まで採用可能です。•
クランプ・ドライバ・ステージ:
最大供給電圧が高くても、
DRV
ピンの電圧は16 V
以下で安全にクランプされるため、標準的なMOSFET
はすべて使用することができ、コントローラの電流消費も低減されます。
•
デュアル・ラッチオフ入力:
NCP1234
は、次の2
種類の方法でオフにラッチでき ます。電圧をそのラッチ・ピン(
通常は、過電圧)
にかけて増幅するか、この電圧を下げます。内部 のプルアップ電流源が正確なため、NTC
は直接ラ ッチ・ピンにつなぐことができます。このNTC
に は、ラッチ・ピンの抵抗を小さくし、電圧を下げ ることが可能な、温度超過保護機能が搭載されて•
います。ソフトスタート:
起動するたびに、ピーク電流は
4.0 ms
まで少しず つ増加し、電力コンポーネントにかかる負荷を最 小限に抑えます。•
温度シャットダウン:
NCP1234
は、自己加熱状態から内部を保護してい ます。ダイが高温になりすぎた場合は、コントロ ーラはすべての回路(HV
起動電流源も含む)
を閉 じて、再起動する前にシリコンの冷却を行いま す。このため、障害発生時に備えて安全が確保さ れます。標準的な操作
•
起動:
HV
起動電流源は、入力電圧が起動に切り替わる高 さ(V
HV(start))
になるまで、V
CCキャパシタに最大で 起動しきい値V
CC(on)の電圧をかけます。コントロ ーラは、ソフトスタート時間t
SSTARTからパルスを 発生させ、その間、ピーク電流は電流モードの制 御を引き継ぐまで比例して増加します。ソフトス タートの間は低レベルなラッチは無視され、ラッ チ電流は2
倍になり、ラッチ・ピンの減結合キャ パシタの高速プリチャージが可能になります。•
正常な操作:
フィードバック電圧が変動範囲内にあり、
V
CCがV
CC(min)以上であれば、NCP1234
は電流モード制御で固定周波数
(
ジッタリングあり)
で動作しま す。ピーク電流(CS
ピンで検出)
は、FB
ピンにか かる電圧で設定します。固定傾斜補償は、分数調 波オシレーションの発生を防ぐため、内部に適用 されます。•
低負荷操作:
FB
電圧がV
FB(foldS)以下まで低下すると、通常は最大負荷の
33%
まで負荷が下がり(DCM
設計の 場合)
、スイッチング周波数はf
OSC(min)まで低下し ます。スイッチングによる損失が減少するため、この機能は低負荷状態でも効率を高めることがで きます。周波数ジッタリングは、低負荷状態でも 有効です。
•
無負荷操作:
FB
電圧がV
skip(in)以下まで低下すると、通常は最大負荷の
2%
まで負荷が下がり、コントローラはスキ ップ・モードに入ります。フィードバック電圧がV
skip(out)以下になっている間はスイッチングは完全に停止し、それ以上の損失を防ぎます。これに より、超低負荷状態における電力損失を最小限に 抑えることが可能です。超低負荷状態になるとス キップ・モードに入るため、ピーク電流は非常に
小さくなり、可聴雑音が混ざらなくなります。補 助巻線がこの状態で十分な
V
CCの電圧レベルを維 持できない場合、V
CCはDSS
によってV
CC(on)とV
CC(min)の間を維持します。•
過負荷:
NCP1234
には、フィードバック情報だけを認識す るタイマベースの過負荷検出機能が搭載されてい ます。内部ピーク電流の設定ポイントがV
ILIMのク ランプに達すると、内部タイマはカウントを開始 します。タイマの時間が経過し、コントローラが 停止して保護モードに入ると、B
バージョンの自 動リカバリ機能(
コントローラはt
autorec時間が経過 すると、新たに起動を開始する)
が作動するか、A
バージョンによりラッチされます(V
CCがリセッ トされた場合にのみラッチが解除される)
。•
ラッチオフ:
ラッチ入力が引き上げられるか
(
通常は、過電圧 状態のときなど)
、引き下げられると(
通常は、温度超過状態になると行われ、
NTC
による供給電 流源を利用)
、コントローラはラッチをオフに切 り替えます。V
CCがリセットされると、ラッチは 解除されます。詳細説明
高圧電流源
NCP1234
のHV
ピンは、整流バルク電圧にも、整流器を通した
AC
線にも接続できます。ただし、過電力補 償は、HV
ピンがバルク電圧に接続されている場合に のみ、正常に動作します。起動
− +
− + +
+
R SQ
TSD
HV
VCC
I
startV
CC(on)V
CC(off )t
UVLO(blank) blankingControl
UVLO
− + +
V
CC(reset)Reset IC Start
− + +
V
CC(min)Figure 27. HV Start−up Current Source Functional Schematic 起動時、電流源は
V
CCが内部電源から供給されるまでは、
HV
ピンの電圧がV
HV(min)より高ければオ ン、V
CCがV
CC(on)になるとオフになります。V
CCがV
CC(min)になると再びオンになります。コントローラは、
V
CCが次にV
CC(on)になると実際に起動します。
DSS
により、HV
起動電流源のオンとオフを切り替 えて、V
CC電圧はV
CC(on)とV
CC(min)の間で維持され ますが、この機能は、ダイの電力損失が増大しないよう、低負荷状態でのみ使用可能となります。その ため、正常な操作で
V
CCに電圧を供給するには、補助電圧源が必要です。
DSS
は、ラッチ状態などでスイッチングパルスが 供給されない場合にコントローラを継続して利用し たり、V
CCが低下して過渡的な負荷がかかっている 場合に、コントローラが停止するのを防ぐために有 効です。Figure 28. Start−up Timing Diagram
安全上の理由から、
V
CCがV
CC(inhibit)以下になると 起動電流が低下し、V
CCピンがGND
にショートした 場合(V
CCキャパシタが故障した場合、またはV
CCの 外部プルダウンによりコントローラが無効化した場 合)
の電力損失が低減されます。V
CCがV
CC(min)になっても、電流源がオンにならない条件は
2
つあります。Hv
ピンの電圧が非常に低い(V
HV(min)以下)
か、熱シャットダウン状態(TSD)
が 検出された場合です。これ以外の条件では、HV
の電 流 源は 常 に オ ン と オ フ が 切 り替わ っ て 、V
CCがV
CC(min)とV
CC(on)の間で維持されます。アプリケーションがオフになると、入力キャパシ タはすぐに放電され、出力は変動範囲外になりま す。同時に
V
CCも低下しますが、HV
ピンにはそれ以上の電圧がかからないため、
DSS
はオンになりませ ん。そのため、V
CCは更に低下し、V
CC(off)のしきい 値まで下がるとコントローラはオフになり、内部故 障タイマがリセットされ望ましくないラッチオフ状 態を防止して、短時間のオフ/
オンシーケンス時に高 速再起動を行います。アプリケーションが再びオンになるとすぐに、
HV
起動電流源はV
CCキャパシタへの充電を開始しま す。V
CCが放電されるしきい値は、コントローラを 再起動する機能には影響しません。V
CCがV
CC(on)に なると、それ以上の遅延も中断もなくスイッチング が行われ、オンになります。高速オフ/
オンシーケン スについては、Figure 29
で説明します。Figure 29. Fast Application Off − On Sequence
!!
!!
"
#
$ ! # #
%#
"
&
!!
最大デューティ・サイクルと周波数ジッタリングのオシ レータ
NCP1234
には、±7%
の精度でスイッチング周波数 を設定できるオシレータが使われています。周波数 のオプションは、65 kHz
と100 kHz
の2
種類がありま す。DRV
ピンの最大デューティ・サイクルは、±7%
の精度で
80%
です。EMI
シグネチャを改善するには、スイッチング周 波数を、三角波で周波数125 Hz
で正常値の±6%
前後 でジッタリングさせます。この周波数ジッタリング は、周波数が低下して低負荷状態でEMI
が改善して も有効です。Time 8%
(125 Hz) Figure 30. Frequency Jittering fOSC
fOSC + 6 Nominal fOSC fOSC − 6
クランプ・ドライバ
NCP1234
に供給される電圧は最大28 V
ですが、DRV
ピンに接続されるMOSFET
のほとんどは、ゲー トに20 V
以上かけることができません。そのため、ドライバ・ピンは安全上
16 V
以下にクランプされま す。このドライバには、通常±500 mA
の電流容量が あります。Figure 31. Clamped Driver
DRV
Clamp
DRV signal
VCC
過電力補償およびソフトスタート機能を備えた電流モード制御
電流センス
NCP1234
は電流モードのコントローラで、ピーク 電流がインダクタンスとMOSFET
を流れるようにFB
電圧を設定しています。これは、PWM
コンパレータ で行います。電流は抵抗を通って検出されるため、その電圧は
CS
ピンにかかります。この電圧は、250 ns
のLEB
ブロックを通って、PWM
コンパレータの入力の
1
つにかかります。もう1
つの入力には、1/5
のFB
電圧がしきい値に設定されます。電圧の傾斜が このしきい値に達すると、出力ドライバはオフにな ります。電流センスの最大値は0.7 V
です。これは専用コン パレータで設定します。Figure 32. Current Sense Block Schematic CS
FB
− +
tLEB blanking
KFB RFB(up)
− +
− +
− +
+
+
VILIM
VCS(stop)
S R Q tSSTART
Soft−start ramp Start Reset
IC Start
IC Stop
Oscillator
Protection Mode
UVLO Jitter
Latch Soft−start
IC stop
TSD
Fault
DRV Stage
blanking
PWM
tBCS VFB(ref)
コントローラを起動するたびに、つまりコントロ ーラがオフ状態から起動または再起動するたびに、
V
CCの値がV
CC(on)になるとソフトスタートが行われます。電流センスの設定ポイントは、
V
ILIMになるま で(t
SSTARTの時間以降で)
、またはFB
ループがソフト スタートによって設定されるポイントよりも小さい 値を設定するまで(2
つのコンパレータの出力がOR
になる
)
、0
から比例して増加します(
最小レベルは、LEB
と伝搬遅延のために0
以上になる場合がありま す)
。ソフトスタートの傾斜信号は、NCP1234
のD/A
コンバータで生成されます。そのため、実際は電流 設定ポイントの傾斜は比例して増加しますが、不連 続な15
個の点に見えます。"' "'!
%!(
$) %%*% %
$) "'+ , !(
Figure 33. Soft−Start 巻線ショート回路など、ある条件下ではオン持続
時間が最短であっても
(LEB
持続時間と検出器の伝搬 時間の合計)
、オンのときにたまったエネルギーがす べてオフのときに出力に変わるわけではありませ ん。その結果、コントローラはLEB
の消去時間の間 は機能しないため、電流センスの電圧はV
ILIM以上に なるまで増加し続けます。コントローラを停止させ なければ、システムに流れる電流が大きくなり危険 です。そこで、Cs
ピンにかかる電流センスの電圧がV
CS(stop)(= 1.5 x V
ILIM)
になったことを検出するコン パレータを追加します。このコンパレータに切り替 わるとすぐに、コントローラは保護モードに入ります
(
オプションの選択に応じて、ラッチされるか、自動リカバリされる
)
。 過電力補償フライバック電源から供給される電力は、不連続 な伝導モードではピーク電流の
2
乗に比例します。POUT+1
2@h@Lp@FSW@Ip2 (eq. 1)
しかし、ロジック固有の伝搬遅延があるため、
実際の高入力電圧時でのピーク電流は低入力電圧時 よりも大きくなり、電源から供給される最大出力電 力に大きな違いが出てきます。
-
$ $#
$
$) & & -Figure 34. Line Compensation for True Overpower Protection これを補償し過電力保護を正確に行うため、セン
ス抵抗と
CS
ピンの間に直列に外部抵抗を加えて内部 電流源をオンにし、入力電圧に比例するオフセット をCS
信号に追加して、そこを流れる電流による電圧 オフセットを作ります。この補償は、抵抗値を変え ることで調整することが可能です。ただしこのオフセットは、電流センス信号が小さ い場合、つまり低負荷状態では桁が同じになるため
不要です。そのため、補償電流は
FB
電圧がV
FB(OPCE) よりも高くなる場合にのみ追加されます。しかし、
HV
ピンはAC
電圧に接続できるため、追加で回路の詳細設計をするか、少なくともバルク
・キャパシタの実際の電圧を詳しく見積もる必要が あります。
Figure 35. Schematic Overpower Compensation Circuit
A/D 3 bit Converter
+ Peak Detector
Tblanking
LEB Watch
Dog
HV
CS FB
VHVstop
(32 ms)
3 bit
Register I Generator
VFB (OPC)
To CS Block
I ctrl
3
ビットのA/D
コンバータにはピーク検出機能があ ります。入力電圧の変動に応じてAC
入力を検出し、出力を定期的にサンプリング、リセットします。サ ンプリングとリセットのイベントは、
AC
線入力のサ ンプリング検出に使用するV
HVsampleコンパレータで発生します。
DC
高電圧入力しか使われない場合は、V
HVsample状態からはリセット信号が生成されないため、
DC
入力高電圧線のサンプリングには32 ms
のウ ォッチ・ドッグを使用してサンプリング・イベント を生成します。Figure 36. Overpower Compensation Current Relation to Feedback Voltage and Input Voltage
Figure 37. Overpower Compensation Current if the HV Pin is Connected to AC Voltage
-+
twd
-
%
% % %
time
time Peak
detector
time Sample
Sample Sample
Reset
Reset VHV
VHV(stop)
IOPC
Figure 38. Overpower Compensation if the HV Pin is Connected to DC Voltage
twd twd twd
tHV
傾斜補償のフィードバック
FB
電圧の電流センスの設定ポイントに対する比率は
5
です。つまり、V
ILIMに対するFB
電圧は3.5 V
とな ります。FB
ピンから内部参照には20 k Wのプルアッ
プ抵抗があります。CS FB
− +
blanking 20 kW
K FB
PWM VFB(ref)
Figure 39. FB Circuitry
tLEB
NCP1234
をCCM
において50%
以上のデューティ・サイクルで動作させるには、内部で固定傾斜補償を 電流モード制御に適用します。
PWM
コンパレータの内部電圧設定ポイントに設定する傾斜は、標準的な
65 kHz
バージョンで−32.5 mV/ m s
、100 kHz
バージョ ンで−50 mV/ m s
です。故障タイマによる過電流保護
電源の出力に過電流が発生すると、
FB
ループには コントローラの供給能力を上回る電源が必要となり、
CS
の設定ポイントはV
ILIMITに達します。こうした 事態では、内部のt
faultタイマが作動を開始します。タイマがタイムアウトすると、
DRV
のパルスは停止 し、コントローラのラッチがオフになるか(
バージョン
A
のラッチによる保護)
、自動リカバリモードに 入ります(
バージョンB)
。タイマの時間が経過する 前にCS
の設定ポイントがV
ILIM以下に戻ると、タイ マはリセットされます。低入力ライン電圧時に最大 電力を出力するため、ドライバ信号が最大デューテ ィ・サイクルでリセットされた場合は故障タイマは 始動しません。CS FB
− +
t
LEBblanking / 5
− + +
V
ILIMProtection
t
faultMode
timer
release
t autorec timer
Reset
Autorecovery protection mode only
R SQ PWM
Reset DRV
Figure 40. Timer−Based Overcurrent Protection
自動リカバリモードでは、コントローラは
t
autorec時間の経過後に再起動を試みます。故障が直れば再起動し ますが、そうでない場合は新しいバースト・サイクルが開始されます。" "
,
$
)/ $
"
!"
"
t
faultt
autorec*
& ! " #
Figure 41. Autorecovery Timer−Based Protection Mode
ラッチ・バージョンでは、
V
CCがリセットされるとコントローラが再起動されます。これは、実際の アプリケーションでは電源が主電源から外れた場合 に起こります。
" "
,
$
)/ $
"
!"
!!
# ! 0
!Figure 42. Latched Timer−Based Overcurrent Protection
低負荷操作 周波数フォールドバック
低負荷状態で効率性を高めるには、内部オシレー タの周波数を正常値から
f
OSC(min)まで線形的に減少 させます。この周波数フォールドバックは、通常の スイッチング周波数オプションに関係なく、FB
ピンの電圧が
V
FB(foldS)以下になると開始され、V
FBがV
skip(in)になる前に完了します。オシレータの周波数が低下している間も、電流モード制御は有効です。
コントローラが最大デューティ・サイクルで動作す ると、周波数フォールドバックは無効になります。
"'
!
%0 !
% + "'!%!
%%+
Figure 43. Frequency Foldback when the FB Voltage Decreases
"'!.スキップ・サイクル・モード
Figure 44. Skip Cycle Schematic
− +
CS
S R Q FB
blanking
− + +
DRV stage Vskip
KFB
tLEB
FB
電圧がV
skip(in)まで低下すると、スキップ・モードが作動します。ドライバが停止し、コントローラ 内部の消費量が低下します。
V
FBがV
skip(out)以下であれば、コントローラはこの状態を維持しますが、
V
FBがしきい値までスキップすると、DRV
ピンから のパルス生成が再開されます。Time
Time DRV
Enters skip
Exits skip
Enters skip
Exits skip
Figure 45. Skip Cycle Timing Diagram VFB
VFB(fold)
Vskip(out) Vskip(in)
ラッチオフ入力
Figure 46. Latch Detection Schematic
− +
Latch
V
OVPS R
− Q +
V
OTPt
Latch(OVP)blanking
VDD
Reset
Latch
V
clampI
NTCt
Latch(OTP) blanking1 k W
I
NTC+
+
Soft−start end
ラッチ・ピンは、ラッチオフ機能のために付いて います。この機能では、作業用ウィンドウを定義す る低ラッチと高ラッチの
2
レベルの検出を行うこと ができます。この2
つのしきい値内であればコント ローラは動作しますが、低しきい値か高しきい値の どちらかが交差するとすぐにコントローラのラッチ はオフになります。内部電流源I
NTCがあるため、NTC
サーミスタでは低いしきい値が使用されます。I
NTC電流にのみプルアップされている場合は、クランプ機能が有効になり電圧が高しきい値まで上 がることを防ぎます。高しきい値まで上げるには、
プルアップ電流をクランプのプルダウン容量より大
きく する 必要があ りま す
(
通常、V
OVPの場 合は1.5 mA)
。誤トリガを防ぐには、
50 m s (
高ラッチで65 kHz
バ ージョンの場合)
または350 m s (
低ラッチの場合)
より 短いスパイクを削除し、それより長い信号だけで実 際にコントローラをラッチします。V
CCのサイクルがリセット電圧まで下がると、リセットされます。これは、実際のアプリケーショ ンでは電源が主電源から外れた場合でのみ起こりま す。起動時は、公称値になるまで内部参照に少し時間 がかかるため、コンパレータの
1
つはその必要がなくても切り替えます。そのため、コントローラが起 動する準備が整うまで、内部ロジックはラッチ信号 を認識しません。
V
CCがV
CC(on)になると、ラッチ・ピンの高ラッチ状態が認識され、許可されていれば
DRV
スイッチングが作動します。一方で、低ラッチ(
通常、超過温度を検出する)
はソフトスタートの終 了後にのみ認識されます。また、ソフトスタート中 は、NTC
電流はI
NTC(SSTART)の2
倍になるため、ラッ チ・ピン・キャパシタの充電速度も上がります。ラッチ・ピン・キャパシタの最大値は、以下の式で 計算します
(
標準的な起動状態を考慮し、NTC
電流 は考慮されていない)
。CLATCHmax+tSSTARTmin@INTC(SSTART)min
Vclamp0min (eq. 2)
+2.8@10−3@130@10−6
1.0 F+364 nF
$ %
$ (
0 +
$+ & %(
# %#
,
$(!!
Figure 47. Latch−off Function Timing Diagram 温度シャットダウン
ダイには、
135 ° C
以上165 ° C
以下のトリップ・ポイ ントと30 ° C
のヒステリシスが保証されている温度シ ャットダウン機能が搭載されています。温度がしき い値を超えると、コントローラのスイッチングがすぐに機能しなくなり、
HV
電流源がオフになります。内部ロ ジ ッ ク の状態 は リ セ ッ ト さ れ ま す 。 温度が低しきい値以下になると、
HV
起動電流源が有 効になり、通常の起動シーケンスが実行されます。STATE DIAGRAMS
HV Start−up Current SourceStop
Istart1
Istart2
Off No TSD
TSD
TSD
VCC > VCC(inhibit)
VCC < VCC(inhibit)
VCC > VCC(on) VCC < VCC(min)
TSD TSD
Figure 48. HV Start−up Current Source State Diagram
Controller Operation (Latched Version: A Option)
Figure 49. Controller Operation State Diagram (Latched Protection)
Stopped
Running
• Fault
• TSD V
CC> V
CC(on)• TSD
Skip out
With Fault= • t
faultexpires
• V
CS> V
CS(stop)Soft−start
Soft−start ends
Skip
Skip in
• TSD
• TSD
Latch
• VCC reset
• High Latch
• V
CC< V
CC(off )• High Latch
• Low Latch
• High Latch
• Low Latch
• V
CC< V
CC(off )• V
CC< V
CC(off )• V
CC> V
CC(ovp)• V
CC> V
CC(ovp)• V
CC> V
CC(ovp)Controller Operation (Autorecovery Version: B Option)
Stopped
Running
• Fault
• TSD V
CC> V
CC(on)• t
autoreccounting
• TSD
Skip out
With Fault= • t
faultexpires
• V
CS> V
CS(stop)• V
CC< V
CC(off)Soft−start
Soft−start ends
Skip
Skip in
• TSD
• TSD
Latch
• VCC reset
• High Latch
• V
CC> V
CC(ovp)• High Latch
• Low Latch
• V
CC> V
CC(ovp)• High Latch
• Low Latch
• V
CC> V
CC(ovp)Figure 50. Controller Operation State Diagram (Autorecovery Protection)
• V
CC< V
CC(off)• V
CC< V
CC(off)Table 1. ORDERING INFORMATION
Part No. Overload Protection Switching Frequency Package Shipping†
NCP1234AD65R2G Latched 65 kHz SOIC−7
(Pb−Free)
2500 / Tape & Reel
NCP1234BD65R2G Autorecovery 65 kHz SOIC−7
(Pb−Free)
2500 / Tape & Reel
NCP1234AD100R2G Latched 100 kHz SOIC−7
(Pb−Free)
2500 / Tape & Reel
NCP1234BD100R2G Autorecovery 100 kHz SOIC−7
(Pb−Free)
2500 / Tape & Reel
†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.
SOIC−7 CASE 751U−01
ISSUE E
DATE 20 OCT 2009
SEATING PLANE 1
4 5 8
R
J
X 45_
K
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A AND B ARE DATUMS AND T IS A DATUM SURFACE.
4. DIMENSION A AND B DO NOT INCLUDE MOLD PROTRUSION.
5. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
S
H D
C SCALE 1:1
DIM
A MIN MAX MIN MAX INCHES 4.80 5.00 0.189 0.197 MILLIMETERS
B 3.80 4.00 0.150 0.157 C 1.35 1.75 0.053 0.069 D 0.33 0.51 0.013 0.020 G 1.27 BSC 0.050 BSC H 0.10 0.25 0.004 0.010 J 0.19 0.25 0.007 0.010 K 0.40 1.27 0.016 0.050 M 0 8 0 8 N 0.25 0.50 0.010 0.020 S 5.80 6.20 0.228 0.244
−A−
−B−
G
B M
0.25 (0.010)M
−T−
B 0.25 (0.010)M T S A S
M
XXX = Specific Device Code A = Assembly Location L = Wafer Lot Y = Year W = Work Week G = Pb−Free Package
GENERIC MARKING DIAGRAM
7 PL _ _ _ _
*This information is generic. Please refer to device data sheet for actual part marking.
Pb−Free indicator, “G” or microdot “ G”, may or may not be present.
XXXXX ALYWX 1 G 8
STYLES ON PAGE 2
1.52 0.060
7.0 0.275
0.6
0.024 1.270
0.050 4.0 0.155
ǒ
inchesmmǓ
SCALE 6:1
*For additional information on our Pb−Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.
SOLDERING FOOTPRINT*
PACKAGE DIMENSIONS
ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC dba ON Semiconductor or its subsidiaries in the United States and/or other countries.
ON Semiconductor reserves the right to make changes without further notice to any products herein. ON Semiconductor makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does ON Semiconductor assume any liability arising out of the application or use of any product or circuit, and specifically
98AON12199D DOCUMENT NUMBER:
DESCRIPTION:
Electronic versions are uncontrolled except when accessed directly from the Document Repository.
Printed versions are uncontrolled except when stamped “CONTROLLED COPY” in red.
PAGE 1 OF 2 7−LEAD SOIC