AND8230/D 過渡電圧抑制ダイオード回路に 関するアプリケーションのヒント

AND8230/D

電ダイオードに 関するアプリケーションのヒント

はじめに

(TVS)

ダイオードは、の

EMI

およ

び

ESD レベルをめるなソリューションを

しますが、なサージ をするため にうのあるガイドラインは"#が$されて いるのみです。この%では、アプリケーションで (する)*のアバランシェ

TVS

とダイオード・ア レイにするいくつかのな-.について/0し ます。さらに、123と423の5

TVS

デバイスの

8と8をする9も:しています。

にする;<の=>を/0します。

• ^IC

?と@の

TVS

のA

• ^TVS

ダイオードのターンオン

•

ダイオード・アレイにするアプリケーションの

•

ヒントEオフセット

•

バックドライブ

•

KLMNOアプリケーションのガイドライン IC部と 部のTVS!"の#$

(TVS)

ダイオードを(して、

IC

のサ

ージレベルをPQすることができます。ほとん どの

IC

は、アセンブリ?でするおそれのある

ESD RをSする で!TにU"する?

をVしています。ただし、Wくの)*は、

#Xの$Y(Zにするサージ%から IC

を

するにはこのような? は[\/です。

シリコン

TVS

ダイオードのサージ"Oは、そのサ イズに&_に'しており、@デバイスは#

X、

IC

?の

TVS

デバイスにAべて"なくとも

10

`

の1aでいをbしています。cdの デバ イスを

IC

に?(することは#Xはではないの で、

IC

よりサイズの)が*やかな@

TVS

ダイオ ードは、

IC

よりいレベルのサージ "Oを します。さらに、ほとんどの

IC

の? はわ ずか#の

ESD

%をe+するようにされてい るのにfし、@

TVS

デバイスはg,-のサージへ のをhiします。

IC

の?サージ について./は、!Tな

Ojkとターンオンをする@ TVS

デバ イスを0lするのにm1ちます。noなことに、

ほとんどの

IC

のデータシートは

ESD

jkを:する のみで、? にするpqを$していま せん。

IC

の? は、トランジスタ、

ツェナ・ダイオード、ダイオード・アレイ、サイリ スタ、および=Nスイッチを(してuで

きます。

Figure 1

に、?サージ をする

で(

される 2

つのv

2

な

IC を 3します。

サージ%が? のOjkをwらない ことをするためのガイドラインを、;<のセク ションで4xします。

Figure 1. Zener Diodes are a Popular Choice for the Internal Protection Circuit of a Transceiver IC that Requires Power Surge and ESD Protection. Diode Arrays are a Frequent Choice for the Internal ESD

Protection Circuit of a Logic IC

Transceiver IC Logic IC

Transmitter

Receiver

Internal IC Protection Circuits

V_DD

GND V_DD

V_SS

D_High

D_Low

I/O

APPLICATION NOTE

www.onsemi.jp

TVSダイオード・アレイのターンオン電

@

TVS

デバイスのyなU"は、サージのc きさをzさくする-により、

IC

に{れる{を

,することです。+|な@ TVS

デバイスは、

IC

の?より}にターンオンし、サージ・パルス のエネルギーを‚ƒします。5には、サージ

%がしたときは#Xは、@と?„2の

がターンオンします。? に{れる {が…い†に,されている)*、

IC

の‡6はˆ

7を‰けません。また、 TVS

デバイスのa8は、

サージ・エネルギーのcŠが@ によって

‚ƒされるかどうかを‹jするな9です。

Œ:%

[4]

に、

IC

の? ではなく@

TVS

デバイスによってサージ をするのにm1つ

PCB

レイアウトのガイドラインが:されていま す。W#の

IC

が

ESD

ダイオード・アレイを?(

しているので、?および@ はしばしば

;トポロジをしています。これを Figure 2

に3

します。

0.7 V

および

0.3 V

という†を(して、@

スイッチング・ダイオードとショットキ・ダイオー ドそれぞれのターンオンを“jすることができ ます。

IC

? のターンオンは、バイポ ーラ・プロセスの)*は#X

0.7 V

です。ただし、

CMOS

デバイスの†は<#のプロセス”#の#で あり、;<に3す

MOSFET

ダイオードの•で=

されます。

VMOSFET_Diode+VT) IDS

1

2moCox

ǒ

^W_L

Ǔ

Ǹ

^{(eq. 1)}

ここで、9V_T

=

スレッショルド 9I_DS

=

ドレイン-ソース>

9mo

= –?L—

9C_ox

=

1a@A˜たりのゲートBQšのC›- 9W/L = œとさのž

V_DD

I/O

ESD Circuit IC

Input

V_DD

V_DD

Wくの)*、

CMOS IC

はグランド・ノイズへの をPQするために、

V

_Tが

0.7 V

よりcきい

MOSFET

ダイオードをDするようにされています。し たがって、@アレイは#X、これより…いターン オンを つ$Yをします。v2、…

IC

の

V

_Tはこれよりかなり…い†になっていることがあ

るため、

MOSFET

ダイオードのターンオンが、

¡¢なダイオードの

0.7 V

という†よりzさくなる おそれがあります。この£Eにfする

1

つのF‹G

は、

Figure 3

に3すようにショットキ・ダイオード・

アレイを(することです。ショットキ・ダイオー ドではv2にターンオンは)

0.3 V

です。

Figure 3. The Low Turn-on Voltage of a Schottky Diode can be Used to Provide Surge Protection

for Low Voltage ICs V_DD

GND I/O

ESD Circuit IC

Input

V_DD

V_DD

Figure 4

に3すは、?および@アレイのタ

ーンオンが;している)*にするおそれ がある、¤¥な£EをF‹するための¦の0lH です。これら

2

つのアレイ>に§¨をDすると、

サージ・エネルギーのcŠが@で©Iされる ようになります。

IC

の?ダイオードもターンオン しますが、これらのデバイスを{れる{は、@

ダイオード{にAべてAzさくなります。

V_DD

I/O

ESD Circuit IC

Input

V_DD

V_DD

R

I₁ I₂

ダイオード・アレイ・アプリケーションのヒント 電(のデカップリング

ダイオード・アレイはªレールに{れJむサー ジ{にfeします。ダイオード・アレイで パルスのエネルギーが©Iされます。この«–を

Figure 5

に3します。¬のサージ・パルスはª

(V

_DD

)

にK23ダイオードL<を­えたに クランプされます。#X

V

_SSピンはグランドに_M します。したがって、Nのパルスはグランドaよ りダイオードL</だけ…いにクランプさ れます。

Figure 5. Adding a Decoupling Capacitor and Avalanche TVS to a Diode Array Enhances the Ability to Clamp the Surge Voltage to a Diode Drop above or below the Power Rails

+V

−V 0 V

P₁

P₂

D₂ D₁ Z₁ V_DD

I/O I_P1

I_P2

0.01 mF

D₁ Clamps Positive Voltages V_C = V_DD + V_F

D₂ Clamps Negative Voltages V_C = −V_F

Z₁ Provides Surge Protection for V_DD V_{BR_Z1} > V_DD

デカップリング・コンデンサとアバランシェ・ダ イオードは、サージのˆ7が°んでいる>にªの ロード・レギュレーションを±²する

2

つのソ リューションです。ªピンの„Oに)

0.01

〜

0.1

m

F

の

RF

セラミック・コンデンサをP8すると、サージ

・パルスの´œを…µできます。ブレークダウン が

V

_DDよりわずかにいアバランシェ・ダイオー ドを¶えたダイオード・アレイを(することによ って、Q­サージ をできます。

TVS IC

?に アバランシェ・ダイオードをRAすると、デバイス _

M

に

'

す る イン ダ ク タ ン スがえ ら れ 、

V = L (

D

I/

D

t)

の•にS·するサージ・パルスの´œ

を…µできます。

ダイオード・アレイのクランプにする•は、

ªレール V

_DDと

V

_SSがjをiTすると|jし ています。これは…¸¹NU”Lの)*はVºな|

jですが、サージ・パルスのNUWが¸¹で”

Lしている>はbでないおそれがあります。9え ば、

IEC 61000−4−2

の

ESD

パルスの1ちwがりZ>が

1.0 ns

»¼で、ピーク{は

30 A

です。

ESD

パルスの cきいピーク・エネルギーのために、ªのNOイ ンピーダンスが½­するおそれがあります。インピ ーダンスの”Lが¾·で、ピーク・クランプは

Figure 5

の•による¿Àをcœにwる´œにしま

す。Œ:%

[4]

に、ダイオード・アレイのクランプ

"をÁcQするために(できるQ­の“Â>

を3します。

ダイオード・アレイのサージ/0

サージjkはテストÄにÅÆするので、ダイオ ード・アレイのデータシートÇ«をÈÉÊく=す るがあります。ダイオード・アレイには、

V

_DD ピンにË­したOを(してOjkをÀjする ものや、サージ・テストÌにªピンをフロートさ せるものがあります。この£Eは、ショットキ・ダ イオードを(する)*、OがË­されていない アレイのjkはOがË­されているアレイよりは るかに…くなるので、-にです。OがiTさ れていないショットキ・アレイのサージfe"Oが …いのは、¡¢なダイオードとAしてXバイア スjkがA…いためです。

ダイオードのXバイアス・サージjkは、アレイ にOがË­されている)*は#X、£Eになりま せん。ダイオード

D

2のXバイアスÍÎがするの は、

V

DDがインピーダンスまたはフローティング ÏÐにあるときに、

I/O

ピンにNのサージ・パルスが Ë­される)*のみです。アレイにOがË­され ている)*、

DC ªは¸¹ AC

‡Ñにfするグ ランドとしてU"し、サージ・パルスがXÒÓÄ をした

2

ÔのダイオードにYにË­されま す

(Figure 6

をŒÕ

)

。これらのダイオードの

1

つはK 23にバイアスされるので、このダイオードのター ンオンはÖのダイオードのÁcX23バイアス

より\/…い†になります。

Figure 6. The Power Pin (V_DD) Functions as a Ground for High Frequency AC Signals.

The Diodes will be Exposed to a Reverse Biased Voltage only if V_DD is Floating D₂

D₁ I/O

D₁ is Forward Biased for Positive Voltages D₂ is Forward Biased for Negative Voltages

D₂ D₁ I/O

D₂ D₁

V_DD I/O

V_DD = Float

D₂ I/O

D₂ is Reverse Biased for Positive Voltages D₂ is Forward Biased for Negative Voltages A DC Voltage Source

Functions as a Ground to an AC Signal

12オフセットの5題

×#グランドを(し、いケーブルを#じて<

#のリモート・モジュールが_Mされているシステ ムでは、¤¥にEオフセット£EがÆ¥しま す。Z‡ノードと‰‡ノードのグランドÚ¢>にc

きなaKがÆ¥する)*、Eがされま す。Eオフセットとは、データ・ラインのに fしその$[レベルに#ボルトの¬またはNの オフセットが­わるÜ"があることをÉÝしま す。

Figure 7. Bidirectional TVS Devices Solve the +2.0 V Common Mode Offset Voltage (V_CM) Requirement of CAN Transceivers

CAN Transceiver

CAN Transceiver

Signal GND_B GND_A

Chassis GND_B Chassis GND_A

CAN_H CAN_L

5 V 5 V

V_CM = ±2 V

Figure 7

に3すコントローラ・エリア・ネットワー

ク

(CAN)

は、EÇ«が\jされているシステ

ムの9です。

CAN

は]および^ßàアプリ ケーション3けのv2なシリアル#‡ネットワー クです。

CAN

のEÇ«が¾·で、<#のデー タ・ライン>のKLが”Qすることはありませ ん。ただし、

Figure 8

に3すように、

CAN_H

‡Ñと

CAN_L

‡Ñの_f†がÁc

2V

”LするÜ"があり

ます。\jされているE`á?でデータ・ライン のオフセットがした)*に、 デバイスがク ランプされないようにするには、423

TVS

デバイ スを(するがあります。123アバランシェ およびダイオード・アレイを(するのは、グラン ドÚ¢にfするaKがzさいシステムのみに,j するがあります。

Figure 8. CAN Data Lines have a Normal Voltage Range of 0 to +5.0 V; However, the Common Mode (V_CM) Requirement can Shift the Level of the Signals by +2.0 V

CAN_L CAN_H V_CM = +2 V

DV

Dominant

Recessive Recessive

Voltage (V)

−2

−1 0 1 2 3 4 5 6 7

CAN_L CAN_H V_CM = −2 V

DV

Dominant

Recessive Recessive

Voltage (V)

−2

−1 0 1 2 3 4 5 6 7

Bus Logic States Recessive DV ≤ 0.5 V

Dominant DV ≥ 0.9 V

バックドライブ!"

Figure 9

に、ダイオード・アレイでするÜ"

のあるバックドライブ£Eを3します。バックドラ イブがするのは、データ・ラインabでダイオ ード・アレイに{が{れるaがÆ¥するときで す。

V

DD2が

V

DD1よりcきい)*は、

2

Ôのモジュー ルを_Mするデータ・ラインはcÉâにモジュー ル

1

にOをiTするおそれがあります。このÏÐ は、<#のロジック

IC

がãするパワーアップ£E と、ユニットにOがiTされていないときでもモ ジュール

1

の=3æのçæなどのdXLuをèきS こすおそれがあります。

バックドライブ£Eは、

Figure 10

と

Figure11

に3す

2

つの でF‹できます。

Figure 10

のは、

アバランシェ

TVS

ダイオードを(して、

2

つのモジ

ュール>の{aをなくします。ただし、モジュ ール

1

の

IC

に?ダイオード・アレイが?(されてい る)*は、aはÅéとしてÆ¥しています。

2 e のオプションは、 Figure 11

に3すように、ダイオ ード・アレイにfしてアバランシェ・ダイオードと ブロッキング・ダイオードをQ­する2žでDで き、バックドライブ£EをF‹できます。アバラン シェ・ダイオードを(してサージµ"の{を‚

ƒするとEZに、ブロッキング・ダイオードは

V

_DD1 へのaをfSします。

I/O

コネクタのgくに@ダ イオードをP8すると、

I

_PU2

< I

_PU1のãをでき るようになります。

I

PU1の{aのインピーダン スがzさくなると、サージ%Zのエネルギー のcŠがhに@ダイオード・アレイで©Iされ るようになります。

Figure 9. A Diode Array Creates a Back Drive Current Path (I_PU) to Provide Power through a Data Line when V_DD2 > V_DD1

Module 1 V_DD1

Logic IC

I_PU Data Line

0 V

V_DD2

Module 2

Logic IC V_DD2

Figure 10. A TVS Avalanche Diode Eliminates the Current Path (I_PU) for Back Drive; However, the Problem will Still Exist if Module 1’s Logic IC

Uses a Diode Array for ESD Protection Module 1

V_DD1

Logic IC

Data Line 0 V

V_DD2

Module 2

Logic IC V_DD2

Module 1 V_DD1

Logic IC

I_PU1

Data Line 0 V

V_DD2

Module 2

Logic IC V_DD2

I_PU2

Figure 11. Back Drive Protection can be Implemented by Adding an Avalanche and Blocking Diode to the Diode Array. The Blocking Diode Eliminates the I_PU1 Current Path; However, Current Path I_PU2 will Exist if the IC has a

Diode Connected between the Output and Power Supply Pins :;アンプ

123と423の

TVS

デバイスでクランプが

dなることが¾·で、KLMOまたはKLNOを

したのノイズ"にiいがじることがあり

ます。

2

Ôの

TVS

デバイスのiいは、

Figure 12

に3す ように、ノイズ‡Ñを´œのcきい¬ê¹として=

し、それぞれのクランプ-をhjすることでx

3できます。123および423 TVS

デバイスは¬

ê¹を2ë¹に”ìしますが、それぞれの

DC

íîは およそ

V

_BR

/2

と

0 V

になります。アンプがよりVºな ノイズkïÇ«を3すのは、v2にMO‡Ñのíî が

0 V

にlしい)*です。また、ノイズ‡Ñのíîが

0 V

になるようにバイアスをiTすると、オーデ ィオ・アンプで

DC

バイアスに'するハムを… µすることができます。

Unidirectional TVS Diode Bidirectional TVS Diode

Noise Signal Voltage

TVS 0 V

V_BR V_F

Noise Signal Voltage

0 V V_BR

V_BR

Figure 13

に3すリモート・センサ・アンプの は、f[dクランプのñçを3しています。リモー ト・センサはいPmをabしてアンプに_Mされ ていますが、このような_M2žはしばしば–

にノイズを ちJむことになります。シールド・

ツイストペア・ケーブルを(すると、‡Ñライン

にをnóするとôõされるö÷をÁz,にえ ることができ、またコネクタにフィードスルー・コ ンデンサを?(すると、MOラインの‡Ñが

PCB

に Mるøにノイズを…µできます。ùに、アンプを(

してKL½œをoし、センサ‡Ñを½œしノイ

ズ‡Ñをµpさせます。

Figure 13. Remote Sensor Circuits are an Example of an Application that Can Benefit from the Symmetrical Clamping Feature of a Bidirectional TVS Diode

− + PCB

PCB AMPLIFIER

SENSOR Remote Sensing

Sensor

Connector

Shielded Cable

Amplifier

−V_SS +V_DD V_REF

+|なアンプはg,cのEkïA (CMRR)

を し､

2

úのMOピン>のKのみを½œします。

それにfし、5のアンプは…¸¹ではい

CMRR

をしますが、¸¹#がくなると

CMRR

は…<

します。+|なアンプ-からのûKによりじ るrKは、ÚüにMりJむノイズをできるだけ …µし、423

TVS

デバイスを(することでÁz Qできます。+|アンプは、

2

úの‡Ñラインに×

#なすべての‡Ñをkïします。v2、5のアン

プは#X、‡ÑがªのÌ>çをベースにして いる)*にVºな½œ-と

CMRR

-を

3しま

す。これはデュアルª

(+V

_DDと

−V

_SS

)

デバイスの)

*は、グランドのaに˜します。v2、1v ª

(+V

_DDと

V

_SS

= 0 V)

アンプの)*は、ノイズ‡Ñの Á!なバイアスçは#X、

V

_DD

/2

となります。

このリモート・センサでは、

TVS

デバイスの

¸¹#ýsが+|でない)*のv2なF‹Gも

3します。フィードスルー・コンデンサのような RF

コンデンサを

TVS

デバイスとÒÓにP8すると、ダ イオードのパッケージでされるþインダクタ ンス/を打ち©すことができます。

TVS

ダイオー ドの¸¹#ýsは、

Figure 14

に3すように、§¨、

インダクタ、コンデンサを_Mすることによって モ デ ル Qで き ま す 。

S MT

パ ッ ケ ー ジの) *、

500

〜

800 MHz

;<の…¸¹ではインダクタンス/

はAzさく、›-インピーダンスがcきくな ります。したがって、デバイスはほぼ+|なコン デンサとしてU"します。¸¹では、インダクタ ンス/がcきく、›-/がzさくなるので、デ バイスはインダクタとしてU"します。このように インピーダンスのYが”Qするので、MO‡Ñは µpされるのではなく、整{および½œされるt になります。

Figure 14. The Frequency Response of an Avalanche TVS Diode can be Modeled by a Resistor, Inductor and Capacitance that are Connected in Series. This Model is Valid for Signals that are Smaller in

Magnitude than the Clamping Voltage 1

2

3 4

5 R_S

0.8 W

C_S 84 pF L_S 650 pH Frequency Response Model NZQA6V8

SOT−553

<=>?

[1] −; “AP−209 – Design Considerations for ESD Protection Using ESD Protection Diode Arrays”, California Micro Devices, 1998.

[2] −, “App. Note 0007 – TVS Device Selection, Location and Connection for EMC Design”, Protek, 1997.

[3] Lepkowski, J., “AND8031 − Circuit Configuration Options for Transient Voltage Suppression Diodes”, ON Semiconductor, 2005.

[4] Lepkowski, J., “AND8032 − PCB Design Guidelines that Maximize the Performance of TVS Diodes”, ON Semiconductor, 2005.

ON SemiconductorびONのロゴはSemiconductor Components Industries, LLC (SCILLC)しくはそのの び/またはの におけるです。SCILLCは、

、、トレードシークレット()とのに する!を"します。SCILLCの#$/の%& 'リストについては、)*のリンクからご,いただ けます。www.onsemi.com/site/pdf/Patent-Marking.pdf.SCILLCは-.なしで、/012の#$の34を5うことがあります。SCILLCは、いかなる6の7での#$の%89に ついて":しておらず、また、お;<の#$において=>の?&や@&からAじたBC、に、DE、FE、GHなIJに して、いかなるBCもKうことはできませ

ん。SCILLCデータシートやM<0にNされるOP9のある「Q」パラメータは、アプリケーションによってはWなることもあり、XYの9PもZFの[\により3]するO

P9があります。「Q」パラメータを^むすべての_パラメータは、ご@&になるアプリケーションに?じて、お;<の`abcdにおいてefg:されるようおhいi