ｽﾗｲﾄﾞ ﾀｲﾄﾙなし

第４世代無線通信に向けた

アナログ回路技術

東京工業大学

大学院理工学研究科

電子物理工学専攻

松澤昭

内容

• ワイアレスシステムの動向

• パイプライン型ADC

• ΣΔ型ADC

• 低電圧アナログ回路

• 微細化CMOSデバイスとアナログ特性

• 今後の方向性

• デジタルアーキテクチャ

ワイアレスシステムの多様化

今後増大するワイアレスシステムの規格

マルチスタンダード化

IMT-2000 RF GSM RF Bluetooth RF GPS RF GPS BB Bluetoth BB GSM BB IMT-2000 BB MCU Power Reconfigurable RF

DSP

Unification

Yrjo Neuvo, ISSCC 2004, pp.32

Multi-standards and multi chips

Future cellular phone needs

11 wireless standard!!

たくさんのワイアレス規格を携帯に実装する必要が出てくる

Current

Future

チップ構成の方向

RF+IF

+アナログBB

RF+IF

+アナログBB

_{+デジタルBB}

ADC/DAC

ADC/DAC

+デジタルBB

アプリチップ

アプリチップ

RF+IF

+アナログBB

+ADC/DAC

RF+IF

+アナログBB

+ADC/DAC

デジタルBB

+アプリ

デジタルBB

+アプリ

微細CMOS

CMOSもしくはBiCMOS

アナログIF

デジタルIF

現行

今後

ADC, DACを含むアナログRF回路がSoCに全て集積される方向

RF+BB

RF+BB

微細CMOS

近い将来

アナログ部のコストの増大

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1

0.35um 0.25um 0.18um 0.13um 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1

0.35um 0.25um 0.18um 0.13um

（0.35um : 1）

Chip area

Chip cost

I/O

Analog

Digital

Wafer cost increases 1.3x

for one generation

アナログ・ＲＦ回路は面積縮小が困難である。このため微細化が進むとア

ナログ回路はコストが増大する。したがって今後はできるだけアナログ・ＲＦ

回路を抑えるアーキテクチャが必要となる。

RF CMOSチップのSoC化

M. Zargari (Atheros), et al., ISSCC 2004, pp.96 K. Muhammad (TI), et al., ISSCC2004, pp.268

Discrete-time Bluetooth

0.13um, 1.5V, 2.4GHz

Wireless LAN, 802.11 a/b/g

0.25um, 2.5V, 23mm

2

_{, 5GHz}

アナログ・RF回路

RF CMOSチップはアナログリッチからデジタルリッチのSoCになっていくだろう。

今後のアーキテクチャ

LNA Mixer Filter ADC

Synthesizer LPF Mixer OSC Digital processing

ADC

Digital architecture

LNA Synthesizer Sampled data LPF

アナログ回路をできるだけデジタル回路に置き換える方向

ADCの開発が鍵になる。

K. Muhammad (TI), et al., ISSCC2004, pp.268

Filter ADC _{Mixer LPF}

OSC

Digital processing

ADC

Low-IFの場合

ワイアレスシステム用ADC

0.1 1 10 100 1000 4 6 8 10 12 14 16 802.11g 802.11b WCDMA CDMA 2000 GSM 信号帯域 (MHz) 現行パイプライン型 現行ΣΔ型 現行のADCはほとんどが3V, 2.5V, 1.8V などの1V以上の電圧を用いている UWB 40mW 30mW 200mW

既学会発表

200mW 300mW

ワイアレスシステムには高性能ADCが求められる

パイプライン型ADCとΣデルタ型ADCが用いられる

パイプライン型 としてのまとめ方 ΣΔ型としての まとめ方

第４世代携帯電話

• 超高速データ伝送

– 100Mbps：移動環境 1Gbps：屋内

• 空間並列のMIMOの利用

– MIMOシステムにより超高速データ通信を可能にする

– MIMOは４チャネル、したがって１チャネルあたり 250Mbps

• 変復調はOFDMを使用

• キャリア周波数は 携帯電話としては0.8GHZから2.5GHzであ

まり変わらない。W-LAN対応として5GHz対応になる。

• マルチスタンダードへの対応が必要

– ソフトウエア無線技術の大幅導入

• 微細CMOS (60nm～45nm?)を用いる。大きな理由はOFDMと

MIMOに必要な大規模デジタル演算が不可欠なため。

第４世代携帯電話まだはっきりしていないが以下のような特徴になりそうである。

第４世代携帯電話に向けたアナログ回路技術

• 超高速データ伝送

– ADCの高速化 10b, 400MHz程度は必要か？

– ADCの低電力化：携帯端末に搭載可能

– Filterの広帯域化

• マルチスタンダードへの対応

ソフトウエア無線技術の大幅導入

– ADCの性能可変化 (GSMなどの高ダイナミックレンジにも対応？）

– シンセサイザ・PLL特性の可変化

• 微細CMOSでのアナログ回路のオンチップ化

– 65nm以下のプロセスでの低電圧アナログ回路技術の確立

– ノイズ・クロストークの抑制

もっとはっきりしていないが以下のようなことを考える必要がある。

高速・高分解能ADCの電力と周波数

（過去１０年間に主要国際会議、 雑誌で発表されたADC）

静岡大 川人先生より

パイプライン型ADC：構成

・単位変換回路を縦続接続

・各単位変換回路は入力信号を標本化し、参照電圧と比較を行いMビットの変換

・ADCの出力により、DACが出力する電圧が変化。入力信号とDACの出力する

電圧の差分を2

M

倍して後段に出力。

Stage 1

Stage 2

Stage 3

Stage 4

Stage N

V

_in

LSB

MSB

S/H

ADC

(M bit)

DAC

(M bit)

+

×2

M

Amplifier

単位変換回路

‐

+

Mビット Mビット Mビット Mビット

パイプライン型ADC：単位回路

C

_s

C

_f

clk

Op Amp

(-V_ref, 0,V_ref) DAC Vin

‐

+

C

_s

C

_f

clk

Op Amp

DAC Vin

‐

+

Sampling Phase

Subtracting and

amplifying

phase

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

⎭

⎬

⎫

⎩

⎨

⎧

−

+

−

=

2

V

,

0

,

2

V

V

2

V

_{out in} ref ref

clk

C

_s

C

_f

ADC

clk

clk

Op Amp

+V_ref -V_ref DAC Vin SW3 SW1_S SW1_ｆ SW2

+

‐

・サンプリングフェーズでV

_in

をしきい値電圧と比較

・DAC端子は比較出力に応じた+/‐V

_ref

もしくは

接地電位が印加される

・差分増幅フェーズでV

_in

－DAC/２の2倍の出力

比較器にて選択

パイプラインADC：回路動作

信号を折れ返して転送することにより１ビットずつの変換を行う

-V_ref +V_ref -V_ref +V_ref １ビット目 0 1 Ｘ２ -V_ref +V_ref -V_ref +V_ref ２ビット目 0 1 0 1 Ｘ２Ｘ２

比較器とOPアンプのオフセット電圧の影響

-V_ref +V_ref -V_ref +_Vref １ビット目 Ｘ２ 比較器の オフセット電圧 オーバーレンジに より変換値が出ない。 オーバーレンジに より変換値が出ない。 -V_ref +V_ref -V_ref +V_ref １ビット目 Ｘ２ オーバーレンジに より変換値が出ない。 オーバーレンジに より変換値が出ない。

単純な折れ返し転送では比較器やOPアンプのオフセット電圧によりA/D変換電圧範囲を

逸脱し、信号変化が変換値に反映されない状態になる。

1.5ビット冗長型パイプライン型ADC

-V

_ref

_+V

ref

+V

_ref

-V

_ref

V

_sig

V

_out

+V

_ref

/4

-V

_ref

/4

00 01 10

1.5ビット冗長構成

理想変換特性

比較器のオフセットで

切り替わり点はずれる

A

B

利得が正確な場合

A点とB点は値として

つながる

比較器のオフセットは

誤差補正可能

比較器を２個設けて+/- V

_ref

/4の電圧で折れ返すようにしたのが1.5ビット冗長構成である。

この構成により比較器やOPアンプのオフセットが発生しても変換電圧範囲に留まり、変換値自

体は連続しているため誤差のない変換が可能となった。

-V

_ref

/4

2段目にオフセット電圧を発生させたときの変換の様子

増幅器のオフセット電圧は変換には全く影響を与えない

容量ミスマッチがあるときの変換

初段の増幅器の入出力電圧特性

A/D変換器の入出力特性

C

_f

=1pF

C

_s

=1pF

1.5b 構成の変換：正常変換

各段のアナログ信号は +/- 0.5 V_refに集まってくる。 容量比精度が完全な場合

C

_f

=0.9pF

C

_s

=1.0pF

容量比精度が不完全な場合 この場合は利得が２以上 比較器の切替わり部で段差発生

容量ミスマッチがあるときの変換

C

_f

=1.1pF

C

_s

=1pF

容量比精度が不完全な場合 この場合は利得が２以下 比較器の切替わり部で段差発生

容量ミスマッチがあるときの変換

ミスマッチ精度要求

(

in DAC

)

f f s s out v v C C C C v _⎟⎟ − ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ − = Δ Δ Δ

(

vDAC = −Vref

)

ref 2 1 ref 2 ref 1

V

C

C

V

C

C

4

1

V

C

C

4

3

⎟

⎠

⎞

⎜

⎝

⎛

=

+

=

⎟

⎠

⎞

⎜

⎝

⎛

=

⎟

⎠

⎞

⎜

⎝

⎛

=

Δ

δ

δ

δ

Δ

δ

Δ

δ

1 M N

2

1

C

C

+ −

≤

Δ

+v

_ref

-v

_ref

v

_in

V

_out

v

_in

=+/-v

_ref

, 0 の値は変化しない

δ1

δ2

+v

_ref

+v

_ref

-v

_ref

の誤差の場合

LSB

4

1

N

2

1

C

C ≤

Δ

_{(1.5b構成：1/4LSB誤差）}

C

_f

＝C

_s

C

_f

≠C

_s

より、

(

v

_DAC

=

0

)

-V

_ref

/4

+V

_ref

/4

容量ミスマッチ精度は分解能程度が必要である。

容量ミスマッチ精度

N 2 7

₂

10

6

.

3

)

pF

(

C

≥

×

− ) ( 4

10

6

)

3

(

pF

C

C

C

₌

×

−

Δ

_σ

モデル化した値

10bit: 0.4pF

12bit: ４pF

14bit: 40pF

容量値と容量ミスマッチ

容量ミスマッチからは分解能が２ビット上がる毎に必要容量は１桁上昇する

(MIM容量を用いたときの代表的な値）

1.5Bステージの変換特性

ADC入出力特性

VIN VOUT Vref DOUT -Vref -Vref/4 Vref/4 IDEAL ACTUAL CAL 0 0 0 1 1 0 VIN

誤差補正

利得誤差が あるときの特性

利得誤差があると変換誤差を生じるが、この誤差を計測して引くことにより補正可能である

したがって、容量ミスマッチはあまり考慮しなくてもよくなった。

精度を決めるもの：ノイズ

ω

∞

=

+

=

∫

2 2 0

1

4

1 ( /

)

nC

v

kTR

df

CR

kT

C

最終的にＡＤＣの精度を決めるものはノイズである。

トランジスタ・抵抗などいくつかのノイズ源があるが、最終的には容量で決定される。

静岡大 川人先生より

ノイズの計算

a)kT/Cノイズ

C

kT

C

kT

v

N n n tot c

2

2

1

1 0 2 _

=

∑

≈

− =

b)入力換算熱雑音

C

kT

v

_ther2

_≈

1

.

7

C

kT

v

v

_c2 _{tot ther}2

3

.

7

_

+

≈

全ノイズ

このノイズ電力が量子化ノイズ電力の半分であることが必要を基準とすると、

N ref N ref q

V

V

q

v

₂ 2 2 1 2 2

2

3

2

2

3

1

2

3

1

⋅

=

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

=

⎟

⎠

⎞

⎜

⎝

⎛

=

₊

より、

2 ref N 7

V

2

10

23

.

1

)

pF

(

C

_⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

×

≥

−

C

kT

v

v

_c2 _{tot ther}2

3

.

7

_

+

≈

の条件が得られる。

（T=400K）

信号電力とノイズ電力の比がSNRである。高分解能になるほど高いSNRが求められる。

ノイズ電力は容量で決定され、信号電力は信号振幅で決定される。

分解能と信号振幅および容量

2 ref N 7

V

2

10

23

.

1

)

pF

(

C

_⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

×

≥

−

kT/Cノイズからは分解能が２ビット上がる毎に必要容量は１桁上昇する

また、信号振幅が減少すると必要容量は減少率の２乗に比例して増加する。

V

_ref

＝1.0Vとすると、

V

_ref

＝2.0Vとすると、

10bit: 0.025pF

12bit: 0.5pF

14bit: 8pF

参照電圧の2乗に反比例

10bit: 0.1pF

12bit: 2pF

14bit: 30pF

V_ref: 片側振幅

オペアンプの利得とGBW

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

+

+

⎟

⎠

⎞

⎜

⎝

⎛

₋

=

f p DAC in out

C

C

G

v

v

v

2

1

1

1

2

2

Op Amp

C

_s

C

_ｆ

v

_out

G

v

_DAC -+

C

_p

_C

_G

_β

C

G

G

f p error

1

2

1

_≈

₋

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

+

−

≈

₂

1

1

+ −

≤

_{N M}

G

β

⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ + ≡ f p C C 2 1 β

10

6

)

(

dB

> N

+

G

必要なDCゲインは分解能から算出され、NビットADCのSNRに8dB加えたものである。

必要なGBWは変換周波数に分解能を掛けたものである。

（NビットＡＤＣのSNRは SNR=6N+2 (dB))

Log

Freq

ω_BW ω_p1

G

₀ 0dB

(

)

β

ω

τ

τ

β

ω

BW p rror

t

t

G

E

exp

_{0 1}

exp

⎟

,

=

1

⎠

⎞

⎜

⎝

⎛−

=

−

=

1 0

1

1

1

)

(

1

1

p rror

s

G

s

G

E

ω

β

β

+

+

=

+

=

1

2

1

)

exp(

−

t

ss

<

_N−M+

τ

GBW

>

N

⋅

f

c

オペアンプのGBW

t_ssは変換の半周期の2/3 β=1/3としたとき

OPアンプのGBWは変換周波数のおよそ10倍から15倍程度必要

OPアンプの動作電流計算

c ref N s _V f N I ≥ × × ⋅ ⋅ ∴ − 2 2 19 2 10 1 . 3 I_s V_b1 V_b2 V_dd C_eff V_b3 C Op Amp DAC C C_p 0.5 C 0.5 C C_o と仮定 C C C C_p ≈ , o ≈0.3

(

C

)

C

C

C

C

_eff

0

.

3

2

3

2

5

.

0

2

+

+

≈

≈

OPアンプの実効負荷容量

C

I

CV

I

C

g

C

g

GBW

s eff s m eff m

5

.

2

4

4

2

≈

≈

≈

≈

π

π

π

GBW=Nfcを用いると N:分解能 fc=変換周波数

I

s

≈ 5

2

.

C

⋅

N

⋅

f

c C_eff 次段の容量は半分にできる

g

_m

g

_m 2 19 2 10 23 . 1 _⎟⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ × ≥ − ref N V C

V_ref=1.0Vの場合

オペアンプの動作電流

分解能が２ビット上がるにつれて約20倍消費電流が増加する。

変換周波数が１桁上がると消費電流も１桁上がる。

V_ref=2.0Vの場合

信号振幅を２倍に上げると消費電流は1/4になる

ゲインステージの最適化

Pipe Stage and required spec

Pipe Stage and required spec

Pipe Stage and Required spec

_{Pipe Stage and Required spec}

1st 2nd 3rd 4th 5th 6th 7th 8th 9th 10th Pipe Stage Is, Capacitance, ,D C gain 、 GB W Current Capacitance DC gain GBW

Stage

C

[pF]

Islew

[mA]

DC gain

[dB]

GBW

[MHz]

1st

3.2

1.6

75.8

416

2nd

1.6

0.76

69.7

378

3rd

0.8

0.39

63.7

340

4th

0.4

0.16

57.7

303

5th

0.103 0.093

51.6

265

各段、２倍ずつ増幅しているので、後段ほど精度要求は緩くなる。

したがって、容量値、動作電流をゲインステージに添って1/2程度で減少させることができる。

ブートストラップ回路

オン抵抗の入力電圧依存性は歪を発生させる。これを抑制するために

ΣΔ型変調器のシステム解析

1 −

z

入力信号X_{in 出力信号Y} out 1 −

z

-(

)

(

1

)

n

in

out

out

1

in

1

n

out

Q

z

1

X

Y

Y

z

X

z

1

1

Q

Y

−

−

−

−

+

=

∴

−

−

+

=

ADC, DACが可能で、量子化ノイズは微分されている。

n

Q

ΣΔ変調器の汎用的システム表現

Input signal

+

n

Q

z

F

z

H

X

z

F

z

H

z

H

Y

)

(

)

(

)

(

)

(

)

(

+

+

+

=

1

1

1

Output signal

Quantizer

)

(z

H

)

(z

F

n

Q

_Y

X

)

(

)

(

)

(

z

F

z

H

z

H

+

1

)

(

)

(

z

F

z

H

+

1

1

STF: Signal Transfer Function

NTF: Noise Transfer Function

信号帯域に対してフラットな特性

量子化ノイズの周波数特性

(

)

n

in

out

X

z

Q

Y

1

1

−

−

+

=

x

x

f

f

f

f

f

f

f

f

f

H

f

f

j

f

f

f

H

c c c c c c 2 2 2

2

2

1

2

2

1

2

2

2

1

2

2

1

sin

cos

sin

cos

sin

cos

)

(

sin

cos

)

(

=

−

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

=

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

−

=

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

+

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

−

=

∴

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

+

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

−

=

Q

π

π

π

π

π

π

(

1

)

1

−

−

≡

z

z

H )

(

ノイズの伝達関数

f

c

f

j

e

z

π

2

=

で置き換える

ノイズ電力

2 c f

0

2

c

f

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

c

f

f

π

sin

2

周波数 伝達特性

ノイズのパワースペクトラム密度を求める

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

−

=

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

=

=

c c

f

f

f

f

f

H

f

γ

γ

π

γ

π

γ

4

2

₀

1

2

2 0 2 0

(

)

sin

cos

)

(

c f

0

c

f

周波数

ノイズのパワースペクトラム密度 ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ − = c f f f γ π γ( ) 2 ₀ 1 cos 2

ノイズはf

_c

/2まで分布しているので

c c

f

f

6

12

2

2 0 2 0

Δ

=

∴

Δ

=

γ

γ

i

f

帯域内ノイズ

帯域f

_i

までのノイズ電力は、

3 2 2 3 3 2 3 2 0 2 0 2 0 0 1 36 1 6 1 2 3 2 3 1 2 2 2 2 3 2 2 3 2 1 6 2 M M f f f f f f f f f f f f f f f f f f df f f f df f N c c c i c i c i c i c i c f c c c f c c f eff q i i i Δ = ⋅ ⋅ ⋅ Δ = ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ − ≈ ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ − Δ = ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ − Δ = ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ − Δ = =

_∫

_∫

π π π π π π π π π π π γ γ で近似すると、 ここで ! sin sin sin cos ) ( _

２次のΣΔ変調器

+

+

+

z

-1

+

z

-1

z

-1 入力信号X_in 出力信号Y_out

(

)

(

)

(

)

{

}

(

)

(

)

n in out n in out out out in n out

Q

z

X

Y

Q

z

X

z

z

z

z

Y

Y

z

z

Y

z

X

z

Q

Y

2 1 2 1 1 1 1 2 1 1 1 1 1

1

1

1

1

1

1

1

− − − − − − − − − −

−

+

=

∴

−

+

=

+

−

+

−

⎭

⎬

⎫

⎩

⎨

⎧

−

−

−

−

+

=

n

Q

高次の効果

c f f ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ − = ⎟⎟ ⎠ ⎞ ⎜⎜ ⎝ ⎛ = = c c f f f f f H f γ γ π γ π γ 4 2 ₀ 1 2 2 0 2 0 ( ) sin cos ) ( ノイズのパワースペクトラム密度

１次

２次

3 2 2 1

1

36

⎟

⎠

⎞

⎜

⎝

⎛

Δ

=

M

N

q( storder)

π

5 4 2 2

1

60

⎟

⎠

⎞

⎜

⎝

⎛

Δ

=

M

N

q( ndorder)

π

4 0 2 0

16

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

=

=

c

f

f

f

H

f

γ

γ

π

γ

(

)

(

)

sin

１次ΣΔ変調

２次ΣΔ変調

c

f

f

Signal to Noise Ratio

(

)

{

}

8

1

2

−

⋅

Δ

2

=

N

S

3 2 2 1

1

36

⎟

⎠

⎞

⎜

⎝

⎛

Δ

=

M

N

q( storder)

π

Signal power S

Noise power N

_q 5 4 2 2

1

60

⎟

⎠

⎞

⎜

⎝

⎛

Δ

=

M

N

q( ndorder)

π

7 6 2 3

1

84

⎟

⎠

⎞

⎜

⎝

⎛

Δ

=

M

N

q( rdorder)

π

(

)

⎭

⎬

⎫

⎩

⎨

⎧

⋅

−

⎟

⎠

⎞

⎜

⎝

⎛

=

2 3 2 1

2

1

2

9

10

M

SNR

N order st dB

π

log

) (

(

)

⎭

⎬

⎫

⎩

⎨

⎧

₋

_⋅

⎟

⎠

⎞

⎜

⎝

⎛

=

2 5 4 1 ) (

2

1

2

15

log

10

M

SNR

dB storder N

π

(

)

⎭

⎬

⎫

⎩

⎨

⎧

⋅

−

⎟

⎠

⎞

⎜

⎝

⎛

=

2 7 6 3 ) (

2

1

2

21

log

10

M

SNR

dB rdorder N

π

SNR:次数とオーバーサンプリング比

１ビット量子化の場合

理論上の限界値

システムの次数を上げればSNRは上がるが、システムが不安定になるので、

このような高いSNRは実際は困難である。

極の位置とシステムの安定

ポールが単位円の内側にあれば安定

高次のシステムでは安定性が取りにくい

４次ΣΔ変調器

+

X

+

(

)

(

)

(

)

(

)

(

)

4 1 3 1 1 2 2 2 1 3 1 3 1 4 4 1 4 1

1

1

1

1

1

− − − − − − − − −

+

−

+

−

+

−

+

−

−

z

a

z

z

a

z

z

a

z

z

a

z

z

NTF :

1 1

1

− −

− z

z

a₂ a₁ + 1 1

1

− −

− z

z

1 1

1

− −

− z

z

_Q

_n

_Y

+ a₃ a₄

高次の場合は不安定になるので、係数を調整して安定になるように根の位置を調整する。

1 1

1

− −

− z

z

安定条件でのSNR

M

系を安定にすると低オーバーサンプリング比においてSNRが著しく劣化する

これでは低いオーバサンプリング比では２次程度にした方が高いSNRが得られる。

ポールとゼロおよび周波数特性

単位円

ゼロ点はZ=1

（４重根）

系が安定なためにはポールが単位円の内側になければならない

ポール

阪大 谷口教授より

ゼロ点の分散

単位円

ゼロ点を

z

=

1

上で分散させる

信号通過域において深い減衰特性が得られる

ゼロ点を分散させて信号通過帯域内において深い減衰特性を作る

ポールは安定性確保にため余りいじれない

阪大 谷口教授より

ローカル共振回路

)

(

)

(

:

z

F

z

H

NTF

+

1

1

H(z)の極はNTFのゼロになる

ゼロ点を分散させるために積分器に帰還をかける。

ゼロ点分散の効果

阪大 谷口教授より

広帯域・高精度ΣΔADC

研究室で検討中のΣΔ型ADC

1

1

1

−

− z

+

1 −

z

Q

₁

+

+

1

1

− z

− 1

1

1

−

− z

+

1 −

z

Q

₂

+

+

1

1

− z

− 1

1

1

−

− z

+

1 −

z

Q

₃

X

1

1

stst

quantization

quantization

noise

noise

Y

-Q

₁

-Q

₂

MASH (Multi-stage noise-shaping)

Y

₁

Y

₂

Y

₃

2

2

ndnd

quantization

quantization

noise

noise

(

)

(

)

(

1

)

3 2 3 2 1 1 2 1 1 1

Q

Z

1

Q

Y

Q

Z

1

Q

Y

Q

Z

1

X

Y

− − −

−

+

−

=

−

+

−

=

−

+

=

(

) (

)

(

1

)

3 3 3 2 1 2 1 1

Q

Z

1

X

Y

Y

Z

1

Y

Z

1

Y

Y

− − −

−

+

=

∴

−

+

−

+

=

１次のΣΔ変調器をカスケードに接続することで高次のノイズシェーピングを実現

高次のフィードバックを用いないので極めて

安定である

素子ばらつきの効果

(

)

(

)

(

)

(

)

(

₁

)

k _k 1 k 2 k 1 1 k k 1 1 1 2 1 1 k 1 2 1 1

Q

z

1

Q

z

1

Q

z

X

1

Y

z

1

1

k

,

z

1

1

2

,

z

1

1

1

− − − − − − − − −

−

+

−

+

+

⋅

⋅

⋅

+

+

−

≅

−

−

−

−

−

−

Δ

Δ

Δ

Δ

Δ

Δ

Δ

Δ

段目：

段目：

段目：

ようにばらついた時

積分器の特性が以下の

松谷康之 松澤昭 「CMOSアナログ設計技術」 トリケップス

MASHは素子ばらつきに弱いため、初段に高次の変調器を配置することが多い。

2-2 cascaded ΣΔ型ADC

DAC DAC

通常、２次が用いられる

３次以上だと位相が回転し

不安定になるため

通常、3bit程度が用いられる

誤差を生じても影響が少ないため

通常、1bitが用いられる

多ビットだと誤差を生じるため

2-2 cascaded ΣΔ型ADCも良く用いられる。

２次のフィードバックなので安定で、オーバーサンプリング率が低いところでは高いSNRが得られる。

ただし、初段の誤差に対してはノイズシェーピング効果が薄いため

80dB以上のダイナミックレンジは確保しにくい。

必要な容量値

7 2 4 6 4 5 2 3 4 3 3 2 2 2 2 1 tot , N

M

A

7

PN

M

A

5

PN

M

A

3

PN

M

1

PN

P

=

+

π

+

π

+

π

各段のノイズ電力とその寄与

A: 入力端からそのステージまでの利得

KT/Cノイズは殆ど初段で決まり、オーバーサンプル比だけ減少する。

GSMのようにDR=80dBも必要とする場合はオーバーサンプリング比率が高くとも

かなりの大きさの容量を必要とする。

開発例

X. Li and M. Ismail, “Multi-Standard CMOS Wireless Receivers” Kuluwer

0.35um CMOS, Pd=16.8mW, 3V supply

CT型ΣΔADC

最近はワイアレスシステムにおいてIF信号を直接ADCするなどの目的でCTフィルターを用いた

ΣΔ型ADCが盛んに開発されている。

SCFを用いたものに比べて広帯域化が容易で消費電力も少ないが、ジッターに弱く実用上は課題

が多いと言われている。

L. Breems and J.H. Huijsing,”Continuous-time sigma-delta modulation for A/D conversion in radio Receivers” Kluwer

複素フィルタを用いたΣΔADC

1.2V Dual-mode WCDMA/GPRS ΣΔ Modulator

GPRS: 82dB, WCDMA: 70dBを達成した

ジッタの影響

CT型では積分時間の影響により大きなSNR劣化を招く。

DT型はサンプリングジッタのみである。

DACからのパルス

Ts

T Δ

σ

⎟⎟

⎟

⎠

⎞

⎜⎜

⎜

⎝

⎛

≈

₂

₂

bw

it

lim

T

Mf

8

1

log

10

_

SNR

Δ

σ

例えば、SNR=85dB, M=32, f

_bw

=1.25MHz, 2.8ps

f

_bw

=12.5MHz, 0.028ps

今後のSoCの動作電圧

0

1

2

3

4

10

100

2002 2004 2006 2008 2010 2012 2014 2016

動作電圧

(V)

デザインルール

(nm)

Design Rule

Analog High Analog Low

Digital Low (Low leak) Digital High

今後は内部コアTrでも1V前後の動作電圧で推移。急激には低下しない。

コアトランジスタを用いてもかなりのアナログ回路は構成可能と思われる。

アナログ回路の動作電圧

V

_bb

V

_dd

V

_eff

V

_TP+

V

_eff

V

_INB

V

_IN

V

_OUT

V

_swing

V

_TN

+V

_eff

V

_eff

V

_eff

V

_eff

-+

Vc

-+

反転増幅器 正転増幅器

V

_eff

V

_dd

V

_TN

+2V

_eff

V

_eff 正転増幅器 の出力電圧 反転増幅器 の出力電圧 GND

アナログ回路の動作電圧は回路形式、使用形態、しきい値電圧、

有効ゲート電圧、信号振幅などで決まる

入力信号

動作電圧を下げるには

• 反転増幅器の採用

• しきい値電圧が利かないような回路形式

• 動作電圧に関するV

_eff

の数を削減

• 入出力コモンモード電圧を合わせる

• 入出力コモンモード電圧差の調整

• 差動形式の採用→信号振幅が２倍になる

低電圧カレントミラー

M₂ M₁ I₁ I₂ M 3 M₄ V_gs3 V_gs4 M₂ M₁ I_{1 I} 2 M₃ M₄ V_b V_T3+V_eff3 V_ds3>V_eff3 V_ds1>V_eff1

(

V

TN

V

eff

)

2

+

V

_TN

+

2

V

_eff eff TN

2

V

V

+

2

V

_eff

低電圧化

回路を工夫すれば低電圧動作が可能

+

-M

₁

M

₂

M

₁

M

₁

M

₂

V

_in

I

_out

V

_b

V

_in

I

_out

V

_b

I

_out

r

_out

r

_out

_r

out

V

_in

(a) Source grounded ckt.

ds

out

r

r

(b) Cascode ckt.

(c) Super-cascode ckt.

出力抵抗を上げる各種回路

カスコード回路だけでなく、OPアンプを用いたスーパーカスコードを用いると出力抵抗を

極めて高くできるためDC利得が上がる。

≈

ds

(

o

)

ds m ds out

G

r

r

g

r

r

⋅

≈

⋅

≈

1 2 2 1

(

)

G

G

r

G

r

g

r

r

o ds ds m ds out

⋅

⋅

≈

⋅

⋅

≈

1 2 2 1

G

差動化

M

₁

M

₂

M

₃

M

₄

v

_in+

v

in-v

_out

I

_ss

V

_b1

M

₅

M

₆

M

₇

M

8

V

_b2

V

_dd

A

B

Y

X

C

D

C

L

M

₁

M

₂

M

₃

M

₄

v

_in+

v

in-v

_out+

I

_ss

V

_b1

M

₅

M

₆

M

₇

M

8

V

_b2

V

_dd

A

_B

C

_L

Y

V

_b3

v

_out-

Y

ミラーポールが周波数特性を悪化させる。

差動化

第２ポールはカスコード段で決まる

Pch側は信号パスではない 信号振幅が２倍になる 信号電力は４倍になる

差動入出力にすることで振幅が増加するほか、信号帯域も上がる

テレスコピックカスコード回路の許容入出力電圧

V

_dd

2V

_eff

GND

V

_TN1

+2V

_eff

Input range

Output range

V

_b１

V

_TN5

V

_eff

+ΔV

_T

V

_b1

>V

_TN5

+3V

_eff

Common range

(a) Telescopic cascode op-amp

M

₁

M

2

M

₃

_M

4

v

_in+

v

in-v

out-V

_b3

M

₆

M

₇

M

₈

v

_out+

M

₅

V

_b2

V

_b1

Vdd

V

_b0

V

_eff

V

_eff

V

_eff

V

_TN5

+V

_eff

V

_TN1

+V

_eff

M

1

V

_b1

v

_in+

eff T in b eff TN TN in b V V V V V V V V V + Δ + > + + − > 1 5 1 1

Input range

V

_b1

Input range

V

_TN5

+V

_eff 5 1 5 1 TN b out eff eff TN b out

V

V

V

V

V

V

V

V

−

>

+

−

−

>

テレスコピックカスコード回路は利得増加に有効だが共通入出力電圧範囲は極めて小さい

M

₅

v

_out

V

_eff

フォールディッドカスコード回路の許容入出力電圧

M

₃

_M

4

v

_in+

v

in-v

out-V

_b3

_M

5

M

₇

v

_out+

M

₆

M

₈

V

_b2

V

_b1

I

_ss1

I

_ss1

I

_ss

V

_dd

V

_dd

M

₁

M

₂

2V

_eff

2V

_eff

V

_TP

+2V

_eff

GND

Vdd

V

_eff

-V

_TP

Input

range

Common range

Output range

M

₁

M

₉

M

₉

M

₁₀

v

in

V

_TP1

+V

_eff

V

_eff

V

_eff 1 1 TP eff in eff eff eff TP in

V

V

V

V

V

V

V

V

−

>

∴

>

−

+

+

フォールディッドカスコード回路の入出力電圧範囲は極めて広い

ただし、消費電力が増加するほか信号帯域も狭くなる

M₁ M₂ M 3 M 4 v_in+ v in-v out-Iss M₅ M6 M 7 M₈ v_out+ V_b Vdd A1 A2

スーパーカスコード回路を用いた演算増幅器

M₁ M₂ v_in+ v in-Iss I_ss2a V_b1 V_b2 V_b3 I_ss2b V_b1 V_b2 V_b3 M₃ M4 M₅ M₆ M₇ M8 M₉ M₁₀ M_{11 M} 12 Iss3 青はスーパーカスコード用増幅器

スーパーカスコード回路を用いることでDC利得を大幅に上昇できる

課題は面積・消費電力の増大と帯域の低下

コモンモードフィードバック回路

（スイッチドキャパシタ型）

M

₁

C

_1a

C

_1b

I

_out

V

_cm

v

out-v

_out+

S

₁

S

₂

S

₃

M

₂

V

bc

C

_2a

C

_2b

S

₄

I

_ss スイッチS₃をM₁側に倒す、S₁, S₃をV_com側に倒す。 容量C_2a, C_2bに以下の電圧が貯まる。 bc cm c C

V

V

V

V

b a

動作

１）OPアンプを増幅器として動作させる期間

−

=

=

2 2 2）OPアンプを増幅器として動作させない期間 スイッチS₃をM₂側に倒し、S₁, S₃をV_out側に倒す。 このとき通常はS4を設けてS4を閉じる。 V_out端子とM₂のゲートには容量C_1b, C_1bを通じてコモン モードフィードバックがかかっている。 容量C_2a, C_2bから容量C_1a, C_1bに向かって電荷が転 送されて、何サイクルか繰り返すと出力のコモン電 圧はV_cmに等しくなる。 利点： 全周期で帰還がかかっており安定である。 チャージフィードスルによる誤差が少ない。 欠点： 複数サイクル経たないと安定しない。

10

4

1 1 2

C

C

C

≈

～

改良型

×

×

×

×

_σ

ω

j

y p,

ω

x p,

ω

_p,x

ω

A p,

ω

B p,

ω

ω

p,C D p,

ω

(a) カスコード型演算増幅器

(b) 演算増幅器のポールの位置

カスコード型演算増幅器とそのポールの位置

M

₁

M

₂

M

₃

M

4

v

_in+

v

in-v

_out

I

_ss

V

_b1

M

₅

M

₆

M

₇

M

₈

V

_b2

V

_dd

A

B

Y

X

C

D

C

_L

信号パスの各ノードには固有の時定数が存在し、これがポールを形成する。

→各ノードの時定数・ポール（ゼロ）を推定することが重要

抵抗が高く、容量が大きいノードは

ポール角周波数が低い

ポールの性質

ω

log

位相（度）

DC

ゲイ

ン

(dB)

ω

log

°

0

°

− 45

°

− 90

p

ω

10

ω

_p

10

p

ω

-20dB/dec

⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ + − = + − 2 1 log 10 1 log 20 p p j

ω

ω

ω

ω

) ( log 20 ) ( 0 p p p dB ω ω ω ω ω ω >> ⎟ ⎟ ⎠ ⎞ ⎜ ⎜ ⎝ ⎛ − = << = p

ω

ω

φ

₌

₋

₅₇

_.

₃

_⋅

_tan

−1 p

s

A

s

A

ω

+

=

1

)

(

0

_{利得： 周波数が高くなると}

ポール角周波数から-20db/decで単調減少

位相： ω

_p

_{/10から回りだし、ωpで-45°,10 ωpで-45°回転するが}

それ以上の周波数では-90°を保つ。

ω

ω

(log scale)

0

0

-45

o

-90

o

-135

o

-180

o

)

(

ω

H

)

(

(dB)

ω

H

∠

ω

p,y

ω

p,x

ω

p,A B p,

ω

y p, '

ω

ω

p,u

-20db/dec

カスコード型オペアンプの位相補償

第１ポール

第２ポール

負荷容量増加による ポール角周波数の低下

第１ポールを下げると第２ポール近辺

で利得が低下する。

負荷容量を増やすことで位相補償が可能

位相回転はあまり変わらないことに注意

負荷容量を増加させて第１ポールの周波数を下げ、GBWを第２ポールの周波数の半分以下にする

CMOS基本アンプの極と安定性

1段アンプ（カスコード）

1段アンプ（カスコード）

)

C

C

C

(

)

g

/

g

(

g

g

L C 2 s 2 m 02 1 o 3 o 1 p

₊

₊

+

≅

ω

1 s 2 m 2 p

_C

g

≅

ω

C 2 m 02 1 o 1 p

_C

)

g

/

g

(

g

≅

ω

1 s L 2 s L 2 s 1 s 2 m 2 p

C

C

)

C

C

(

C

C

C

g

+

+

+

+

≅

ω

２段アンプ

２段アンプ

C 1 m u

_C

g

≅

ω

)

C

C

C

(

g

L C 2 s 1 m u

≅

₊

₊

ω

OPアンプの安定条件 u p

ω

ω

₂

>

2

OPアンプの帯域は安定性を考慮すると第２ポールで決まる。

１段アンプではカスコード段で決定される。

回路特性・電源電圧と消費電力

2

V

S

2

pp

p

=

C

kT

2

N

_p

=

γ

kT

4

CV

SNR

2 pp diff

=

_γ

2 pp diff

V

SNR

kT

4

C

=

γ

⋅

eff k sin m

CV

2

I

C

2

g

GBW

π

π

=

=

2 pp diff eff k sin

V

GBW

SNR

V

kT

8

I

=

γπ

⋅

⋅

⋅

dd

diff

eff

d

V

GBW

SNR

V

kT

8

P

≈

η

⋅

γπ

⋅

⋅

⋅

SNRで制約される場合の消費電力はSNRとGB積に比例し電源電圧に反比例する

（ただし、回路の寄生容量効果は入れていない）

0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 1 .10 4 1 .10 3 0.01 0.1 1 10 100 Vdd (V) Pd (mW ) 49.944 1.573 10× −4 f_2 10

(

13,Vdd

)

f_2 10

(

14,Vdd

)

f_2 10

(

15,Vdd

)

f_2 10

(

16,Vdd

)

5 0.9 Vdd SNBW=1013 SNBW=1014 SNBW=1015 SNBW=1016 消費電力 (W )

回路特性・電源電圧と消費電力

高SNR, 広帯域では電源電圧が下がると容量が増加し、消費電力が急増する

I

_sink

R

R

I

_sink

R

R

eff ox j k sin ox j m

V

LW

C

3

2

WC

2

I

LW

C

3

2

WC

2

g

GBW

⎟

⎠

⎞

⎜

⎝

⎛

₊

=

⎟

⎠

⎞

⎜

⎝

⎛

₊

=

π

π

2 eff ox k sin

V

L

W

2

C

I

=

μ

L

C

_ox

=

κ

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

+

=

k

C

3

2

L

2

V

GBW

j 2 eff

π

μ

0 5 10 15 20 0.1 0.2 0.3 0.4 0.5 R e la ti v e ba nd wi dt h Feature size ( )μm 0 5 10 15 20 0.1 0.2 0.3 0.4 0.5 R e la ti v e ba nd wi dt h Feature size ( )μm Feature size ( )μm

アナログ回路のデザインルールと信号帯域

SNRを考慮しない場合、比較器の帯域はデザインルールの２乗に反比例する。

微細化は有効である。

L L Vdd 2 m o eff dd 0 dd m min

f

f

V

2

V

1

Q

2

L

V

kT

)

f

(

L

_⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

+

=

γ

ω

発振器

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

⋅

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

⋅

⋅

=

⋅

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

⋅

⋅

=

o 2 o 2 m o 2 RF 2 m o 2 m

r

2

V

FkT

f

f

Q

1

2

1

P

FkT

f

f

Q

1

2

1

)

f

(

L

I

V

)

f

(

L

1

f

f

FoM

dd

m

2

m

0

⎟⎟

⎠

⎞

⎜⎜

⎝

⎛

=

⎟

⎟

⎠

⎞

⎜

⎜

⎝

⎛

+

⋅

⋅

⋅

⋅

≈

eff dd 2 2

V

V

1

kT

Q

4

or

F

kT

Q

FoM

γπ

γπ

発振器のノイズフィギュアは低電圧化により増大するが、

消費電力で規格化したFoMは

あまり

電圧依存を持たない

低電圧化によりNFは上がるが、FoMは維持可能