ISE Design Suite 13 :
リ リ ース ノ ー ト ガ イ ド
UG631 (v 13.1) 2011 年 3 月 1 日
Xilinx.Xilinx expressly disclaims any liability arising out of your use of the Documentation.Xilinx reserves the right, at its sole discretion, to change the Documentation without notice at any time.Xilinx assumes no obligation to correct any errors contained in the Documentation, or to advise you of any corrections or updates.Xilinx expressly disclaims any liability in connection with technical support or assistance that may be provided to you in connection with the Information.
THE DOCUMENTATION IS DISCLOSED TO YOU “AS-IS” WITH NO WARRANTY OF ANY KIND.XILINX MAKES NO OTHER
WARRANTIES, WHETHER EXPRESS, IMPLIED, OR STATUTORY, REGARDING THE DOCUMENTATION, INCLUDING ANY WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NONINFRINGEMENT OF THIRD-PARTY RIGHTS.IN NO EVENT WILL XILINX BE LIABLE FOR ANY CONSEQUENTIAL, INDIRECT, EXEMPLARY, SPECIAL, OR INCIDENTAL DAMAGES, INCLUDING ANY LOSS OF DATA OR LOST PROFITS, ARISING FROM YOUR USE OF THE DOCUMENTATION.
© Copyright 1995 - 2011.Xilinx, Inc. XILINX, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, and other designated brands included herein are trademarks of Xilinx in the United States and other countries.All other trademarks are the property of their respective owners.
本資料は英語版 (v 13.1) を翻訳 し た も ので、 内容に相違が生 じ る 場合には原文を優先 し ます。
資料に よ っ ては英語版の更新に対応 し ていない も のがあ り ます。
日本語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。
次の表に、 こ の文書の改定履歴を示 し ます。
日付 バージ ョ ン 改定内容
2011 年 3 月 1 日
13.1 13.1 リ リ ース用にア ッ プデー ト 。 「ダ ウ ン ロ ー ド お よ び イ ン ス ト ール」 と 「 ラ イ セ ン ス の取 得 と 管理」 の章は、 『ISE Design Suite 13 : イ ン ス ト ールお よ び ラ イ セ ン スガ イ ド 』 (iil.pdf) に移動 し ま し た。
こ の マ ニ ュ ア ル で は、 ザ イ リ ン ク ス の ISE (Integrated Software Environment) ソ フ ト ウ ェ ア、
ChipScope Pro™ ソ フ ト ウ ェ ア、エンベデ ッ ド ツール (エンベデ ッ ド 開発キ ッ ト (EDK) お よ びス タ ン ド ア ロ ンの ソ フ ト ウ ェ ア開発キ ッ ト (SDK)、System Generator for DSP、PlanAhead™ な ど を含 む ISE® Design Suite 13 の リ リ ース情報、 お よ びザ イ リ ン ク ス®のオン ラ イ ンマニ ュ アルの使用方 法について説明 し ます。
ま た、ISE Design Suite 13 のテ ク ニ カルサポー ト お よ び既知の問題について も 説明 し ます。
ISE Design Suite 13 のダ ウ ン ロ ー ド 、 イ ン ス ト ール、 ラ イ セ ン ス取得方法については、『ISE Design Suite 13 : イ ン ス ト ールお よ び ラ イ セ ン ス ガ イ ド 』 (iil.pdf) を参照 し て く だ さ い。
マニ ュ アルの内容
こ のマニ ュ アルには、 次の章が含まれます。
• 第 1 章 「13.1 リ リ ース の新機能」
• 第 2 章 「重要な リ リ ース情報」
• 第 3 章 「アーキ テ ク チ ャ サポー ト お よ びシ ス テ ム要件」
• 第 4 章 「テ ク ニ カルサポー ト 、 サービ ス、 関連文書」
• 第 5 章 「その他の リ ソ ース」
改定履歴. . . 3
このマニ ュ アルについて
マニ ュ アルの内容 . . . 5第 1 章 : 13.1 リ リ ースの新機能
オン ラ イ ンか ら の新機能情報入手. . . 10ザ イ リ ン ク ス ISE Design Suite 13.1 の新機能. . . 10
ISE Design Suite のハ イ ラ イ ト . . . .10
新規デバ イ スサポー ト . . . .10
ロ ジ ッ ク デザ イ ンツールの新機能 . . . .10
Project Navigator . . . .10
PlanAhead . . . .11
FPGA Editor . . . .13
iMPACT . . . .13
ChipScope Pro . . . .13
ISE Simulator. . . .13
エンベデ ッ ド ツールの新機能 . . . .14
EDK 全体. . . .14
XPS . . . .14
SDK . . . .15
Project Navigator と EDK の統合性 . . . .15
MicroBlaze ソ フ ト プ ロ セ ッ サ. . . .16
エンベデ ッ ド IP . . . .16
DSP ツールの新機能 . . . .16
System Generator for DSP. . . .16
CORE Generator お よ び IP の新機能 . . . .17
新規 IP コ ア. . . .17
AXI4 イ ン タ ーフ ェ イ ス をサポー ト す る その他の IP . . . .18
CORE Generator . . . .18
PlanAhead IP デザ イ ンフ ロ ー . . . .18
第 2 章 : 重要な リ リ ース情報
重要な 13.1 リ リ ース情報 . . . 19既知の問題 . . . 19
13.1 ソ フ ト ウ ェ アおよび IP の変更点 . . . 19
PlanAhead . . . .19
GUI を改善 : メ イ ン メ ニ ュ ーの改善 . . . .19
RTL デザ イ ン機能を追加お よ び修正 . . . .21
ピ ン配置を変更 . . . .22
[Netlist] ビ ュ ーへの追加 と 修正点. . . .22
[Source] ビ ュ ーの改善. . . .22
デザ イ ンルールチ ェ ッ ク を向上お よ び新規チ ェ ッ ク を追加. . . .23
イ ンプ リ メ ン テーシ ョ ンお よ び解析の改善 . . . .23
ISim . . . .24
XPS . . . .24
SDK . . . .25
Project Navigator と EDK の統合 . . . .25
エンベデ ッ ド IP . . . .25
System Generator for DSP . . . .25
ブ ラ ッ ク ボ ッ ク ス の VHDL ラ イ ブ ラ リ サポー ト. . . .25
新規ブ ロ ッ ク . . . .26
System Generator for DSP (前バージ ョ ン) の リ リ ース ノ ー ト . . . .26
第 3 章 : アーキテ ク チ ャ サポー ト およびシ ス テム要件
オペレーテ ィ ン グシ ス テ ム . . . 27Microsoft Windows . . . .27
Linux サポー ト . . . .28
アーキ テ ク チ ャ . . . 29
互換性のあ る サー ド パーテ ィ ツール . . . 31
シ ス テ ム要件. . . 31
シ ス テ ム メ モ リ 要件 . . . .32
メ モ リ 要件の表 . . . .32
OS と 使用可能な メ モ リ . . . .33
ケーブルイ ン ス ト ール要件 . . . .34
装置 と ア ク セ ス権 . . . .36
ネ ッ ト ワ ー ク 時刻の同期化 . . . .36
ChipScope Pro Analyzer . . . .36
ケーブルイ ン ス ト ール要件. . . .36
シ ス テ ム メ モ リ 要件 . . . .36
System Generator for DSP のシ ス テ ム要件 . . . .37
推奨ハー ド ウ ェ ア . . . .37
OS と ソ フ ト ウ ェ ア要件 . . . .37
第 4 章 : テ ク ニ カル サポー ト 、 サービ ス、 関連文書
テ ク ニ カルサポー ト. . . 39ト レーニ ン グサービ ス . . . 39
マニ ュ アル. . . 40
オン ラ イ ンヘルプ . . . .40
ソ フ ト ウ ェ アマニ ュ アル . . . .40
ユーザーチ ュ ー ト リ アル . . . .40
ソ フ ト ウ ェ ア メ ッ セージ . . . 40
第 5 章 : その他の リ ソ ース
ア ンサーデー タ ベース . . . 41その他のマニ ュ アル . . . 41
サー ド パーテ ィ の ラ イ セ ン ス . . . 41
13.1 リ リ ースの新機能
こ の章では、ザ イ リ ン ク ス ISE® Design Suite 13 ソ フ ト ウ ェ ア リ リ ース の新機能について説明 し ま す。 含まれ る セ ク シ ョ ンは、 次の と お り です。
ISE Design Suite のハ イ ラ イ ト 新規デバ イ スサポー ト
ロ ジ ッ ク デザ イ ンツールの新機能
Project Navigator
PlanAhead
FPGA Editor
iMPACT
ChipScope Pro
ISE Simulator
エンベデ ッ ド ツールの新機能
EDK 全体
XPS
SDK
Project Navigator と EDK の統合性
MicroBlaze ソ フ ト プ ロ セ ッ サ
エンベデ ッ ド IP DSP ツールの新機能
System Generator for DSP CORE Generator お よ び IP の新機能
新規 IP コ ア
AXI4 イ ン タ ーフ ェ イ ス をサポー ト す る その他の IP
CORE Generator
PlanAhead IP デザ イ ンフ ロ ー
オ ン ラ イ ンからの新機能情報入手
こ れ と 同 じ 新機能の情報は、 次のオン ラ イ ンサ イ ト か ら も 入手で き ます。
http://japan.xilinx.com/support/documentation/sw_manuals/xilinx13_1/whatsnew.htm
本書お よ びその他のマニ ュ アルへの リ ン ク は、Windows 環境で [ス タ ー ト] → [すべてのプ ロ グ ラ ム] → [Xilinx ISE Design Suite 13.1] → [マニ ュ アル] → [ISE Design Suite 情報セ ン タ] を ク リ ッ ク す る と 入手で き ます。
ザイ リ ン ク ス ISE Design Suite 13.1 の新機能
ISE Design Suite のハイ ラ イ ト
チーム設計
ISim のハー ド ウ ェ ア協調シ ミ ュ レーシ ョ ンに よ り シ ミ ュ レーシ ョ ン を 100 倍高速化 AXI4 ツールお よ び IP サポー ト を製品ス テー タ ス に変更
プ ラ グ ア ン ド プ レ イ IP イ ニシ アチブ
CORE Generator™ 2.0 を導入
IEEE P1735 バージ ョ ン 1 暗号化に よ る 相互運用性 Windows 7 Professional をサポー ト
新規デバイ ス サポー ト
13.1 リ リ ース では、 次のデバ イ ス が新たにサポー ト さ れてい ます。
Kintex™-7
Virtex®-7 (7VX485T を含む)
ロ ジ ッ ク デザイ ン ツールの新機能
ISE 13.1 の ロ ジ ッ ク デザ イ ン ツールの新機能は次の と お り です。
Project Navigator
エンベデ ッ ド 開発キ ッ ト (EDK) の統合性
複数の ELF フ ァ イ ルお よ び EDK デザ イ ンで参照 さ れ る ELF フ ァ イ ルの自動検出をサ ポー ト
ELF フ ァ イ ル と XMP フ ァ イ ルで定義 さ れた特定のプ ロ セ ッ サの関連性を制御可能
New Project Wizard、[New Project] ダ イ ア ロ グ ボ ッ ク ス、 お よ び [Design Properties] ダ イ ア ロ グボ ッ ク ス で評価用開発ボー ド を選択可能
イ ンプ リ メ ン テーシ ョ ン を実行す る 前にハー ド ウ ェ アデザ イ ン を エ ク ス ポー ト 可能
デザ イ ン をエ ク ス ポー ト し た後に ソ フ ト ウ ェ ア開発キ ッ ト (SDK) を自動的に起動 プ ロ ジ ェ ク ト の比較機能に新 し いカ テ ゴ リ を追加 し 、 レ イ ア ウ ト を向上
SmartXplorer で消費電力ス ト ラ テジお よ びカ ス タ ム ス ト ラ テジ をサポー ト
CORE Generator で コ ア を最新バージ ョ ンにア ッ プデー ト し 、 コ アのすべてのバージ ョ ン を
チ ェ ッ ク 可能
Project Navigator で新規 System Generator ソ ース を作成可能 Timing Analyzer で TWR レ ポー ト の表示をサポー ト
PlanAhead
ISim を統合
PlanAhead リ リ ース 13 か ら は、ISim が統合 さ れ、 デザ イ ン フ ロ ーに組み込まれ る よ う にな り ま し た。 こ れに よ り 、PlanAhead のユーザー イ ン タ ーフ ェ イ ス内でデザ イ ン を開発お よ び検証で き る よ
う にな り ま し た。PlanAhead では、 新規プ ロ ジ ェ ク ト ウ ィ ザー ド か ソ ース を追加す る ダ イ ア ロ グ ボ ッ ク ス か ら シ ミ ュ レ ーシ ョ ン のみの ソ ー ス を プ ロ ジ ェ ク ト に追加で き る よ う に な っ て い ま す。
ISim は Flow Navigator か ら 起動で き ます。
ISim は、 次の段階で起動で き ます。
RTL デザ イ ンの ビヘ イ ビ アーシ ミ ュ レーシ ョ ン
イ ンプ リ メ ン テーシ ョ ン後の タ イ ミ ン グシ ミ ュ レーシ ョ ン 階層デザイ ン手法
PlanAhead 13 では、 次の階層デザ イ ン機能がサポー ト さ れます。
RTL プ ロ ジ ェ ク ト の イ ン ク リ メ ン タ ル XST フ ロ ー
ISim で作成 し たパーテ ィ シ ョ ンのあ る 階層以外の階層に イ ン ポー ト 可能
パーテ ィ シ ョ ン内にエ リ ア グループ を設定可能
合成お よ び イ ンプ リ メ ン テーシ ョ ンでブ ラ ッ ク ボ ッ ク ス をサポー ト パーテ ィ シ ョ ン ポー ト の定数、 未接続の入力お よ び出力を境界で最適化
ネ ッ ト リ ス ト ベース のプ ロ ジ ェ ク ト でデザ イ ン を保持す る ためパーテ ィ シ ョ ン を定義 チームベースデザ イ ンのサポー ト
PlanAhead 13 では、 新 し いチーム ベース デザ イ ン手法のサポー ト が追加 さ れてい ます。 チーム
ベースデザ イ ン では、複数のエン ジニ アが 1 つのモジ ュ ールレベルで イ ンプ リ メ ン ト で き 、同時に 開発を進め る こ と がで き ます。 フ ロ ーでは、チーム リ ーダーが こ れ ら のモジ ュ ール レベルの実行パ タ ーン を集め ら れ る よ う にな っ てお り 、 その際 イ ン ポー ト 中に維持 さ れ る 配置配線情報 も 制御で き る よ う にな っ てい ます。
詳細は、『階層デザ イ ン手法ガ イ ド 』 (UG748) お よ び 『PlanAhead ユーザーガ イ ド 』の第 13 章 「階 層デザ イ ン手法」 を参照 し て く だ さ い。
デザ イ ン保持フ ロ ーでの RTL サポー ト
PlanAhead 13 では、XST が使用 さ れてパーテ ィ シ ョ ンの RTL 合成用に イ ン ク リ メ ン タ ルコ ンパ イ ル機能が追加 さ れ る よ う にな り 、 デザ イ ン保持フ ロ ーが さ ら に拡張 さ れてい ます。 デザ イ ン保持フ ロ ーを使用す る と 、 次に実行を繰 り 返す と き に保持す る デザ イ ン部分を マー ク で き る ので、 イ ン ク リ メ ン タ ルコ ンパ イ ルが可能にな り ます。 前の リ リ ース では、 デザ イ ン保持は合成後にのみサポー ト さ れてい ま し た。 今 リ リ ース では RTL レベルの制御が追加 さ れたので、PlanAhead ユーザーイ ン タ ーフ ェ イ ス内で合成か ら イ ンプ リ メ ン テーシ ョ ン ま でのデザ イ ン フ ロ ーでパーテ ィ シ ョ ン を 制御 し やす く な り ま し た。
詳細は、『階層デザ イ ン手法ガ イ ド 』 (UG748) お よ び 『PlanAhead ユーザーガ イ ド 』の第 13 章 「階 層デザ イ ン手法」 を参照 し て く だ さ い。
パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ンサポー ト
PlanAhead では、 該当 ラ イ セ ン ス を購入の方にのみパーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ンの イ ン タ ーフ ェ イ ス が含まれます。
詳細は、『パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ンユーザーガ イ ド 』 (UG702) を参照 し て く だ さ い。
Project Navigator の XISE プ ロ ジ ェ ク ト フ ァ イルのサポー ト
New Project ウ ィ ザー ド で XISE プ ロ ジ ェ ク ト フ ァ イ ルを指定す る こ と がで き る よ う にな り 、 すべ てのプ ロ ジ ェ ク ト ソ ース を指定す る 必要がな く な り ま し た。PlanAhead で XISE プ ロ ジ ェ ク ト フ ァ イ ルが解析 さ れ、CORE Generator コ ア、 ブ ロ ッ ク メ モ リ マ ッ プ (BMM) フ ァ イ ルを含む RTL お よ びシ ミ ュ レーシ ョ ン ソ ース が追加 さ れます。 ま た、XISE プ ロ ジ ェ ク ト フ ァ イ ルの設定に基づい て、 合成ツールお よ び イ ンプ リ メ ン テーシ ョ ンツールの実行オプシ ョ ン も 検出 さ れ、 デフ ォ ル ト 実 行が設定 さ れます。
プ ロ ジ ェ ク ト 管理機能
次のセ ク シ ョ ンでは、PlanAhead 13 プ ロ ジ ェ ク ト の新機能お よ び修正点について記述 し てい ます。
PlanAhead 13 では、 次が実行で き ます。
Project Navigator か ら ソ ース を イ ン ポー ト
XST で適切に コ ンパ イ ル さ れ る よ う ソ ース フ ァ イ ルの順序を自動ま たは手動で指定 ト ッ プモジ ュ ール名を自動的に検出
HDL 内の `include 文のサポー ト を向上 XST 合成の XCF 制約フ ァ イ ルをサポー ト 未使用の ソ ース フ ァ イ ルを判別
Run デ ィ レ ク ト リ に ソ ース を コ ピーせずに Run を起動可能 プ ロ ジ ェ ク ト を アーカ イ ブ可能
テ キ ス ト エデ ィ タ ーの フ ォ ン ト を カ ス タ マ イ ズ可能 グ ラ フ ィ カルユーザー イ ン タ ー フ ェ イ ス
新規ユーザーお よ び上級ユーザーの両方が効率的に使用で き る よ う グ ラ フ ィ カル ユーザー イ ン タ ーフ ェ イ ス (GUI) を向上
イ ン タ ーフ ェ イ ス の左側の Flow Navigator を使用す る こ と に よ り 、プ ロ ジ ェ ク ト 管理、RTL デザ イ ン、 ネ ッ ト リ ス ト デザ イ ン、 デザ イ ンの イ ンプ リ メ ン テーシ ョ ン、 デバ イ ス のプ ロ グ ラ ムお よ びデ バ ッ グ ま で を ボ タ ン を ク リ ッ ク す る だけで実行可能。新たに ISim が統合 さ れ、ビヘ イ ビ アーシ ミ ュ レーシ ョ ンお よ び タ イ ミ ン グ シ ミ ュ レーシ ョ ン を Flow Navigator か ら 実行可能。 情報 ウ ィ ン ド ウ を追加 し 、 ま た Tcl コ ン ソ ールお よ び メ ッ セージ ウ ィ ン ド ウ を向上
その他の改善点
GUI を改善
RTL デザ イ ン機能を追加お よ び修正
ChipScope 機能の追加
ピ ン配置を変更
デザ イ ンルールチ ェ ッ ク を向上お よ び新規チ ェ ッ ク を追加 イ ンプ リ メ ン テーシ ョ ン を改善
13.1 PlanAhead ビデオチ ュ ー ト リ アル
次の新機能の詳細については、第 2 章 「重要な リ リ ース情報」の 「PlanAhead」 セ ク シ ョ ン を参照 し て く だ さ い。
FPGA Editor
新 し い [Lock Layers] ツールバーボ タ ンで現在の レ イ ヤー表示設定をすべてのズーム レベル で固定
iMPACT
SPI/BPI プ ロ グ ラ ムサポー ト
Numonyx P30 ト ッ プブー ト に加えボ ト ム ブー ト をサポー ト
Winbond W25Q を 128Mb ま でサポー ト
Winbond W25Q の CV リ ビ ジ ョ ンのサポー ト を追加
ChipScope Pro
PlanAhead と XST 合成フ ロ ーを使用 し た ChipScope™ Pro HDL (VHDL お よ び Verilog) デ バ ッ グプ ロ ーブ
HDL お よ び XCF 制約フ ァ イ ルでデバ ッ グネ ッ ト を マー ク 可能
MARK_DEBUG 属性を使用す る と 、 次の よ う にな り ます。
- ネ ッ ト が保持 さ れ る (最適化で削除 さ れない)
- PlanAhead の ChipScope ビ ュ ーにネ ッ ト が表示 さ れ、 デバ ッ グコ アに割 り 当て可能 PlanAhead と Synplify 合成フ ロ ーを使用 し た ChipScope Pro HDL デバ ッ グプ ロ ーブ
HDL (VHDL お よ び Verilog) ま たは SDC でデバ ッ グネ ッ ト を マー ク 可能
MARK_DEBUG 属性を使用す る と 、 次の よ う にな り ます。
- ネ ッ ト が保持 さ れ る (最適化で削除 さ れない)
- PlanAhead の ChipScope ビ ュ ーにネ ッ ト が表示 さ れ、 デバ ッ グコ アに割 り 当て可能 Virtex-6 GTX お よ び GTH 用の IBERT を PlanAhead と ChipScope フ ロ ーで使用可能
Virtex-6 GTH の IBERT に低 ラ イ ン レー ト お よ び中 ラ イ ン レー ト のサポー ト を追加 ス タ ー ト ア ッ プ ト リ ガーモー ド
Project Navigator、Core Inserter、 お よ び Analyzer ツールを使用
PlanAhead お よ び Analyzer ツールを使用 IBERT ス イ ープテ ス ト プ ロ ッ ト GUI
Virtex®-6 FPGA GTX/GTH FPGA ト ラ ン シーバーの IBERT ス イ ープ テ ス ト 結果を ビル ト イ ンビ ュ ーアーで表示
Virtex-6 FPGA GTX/GTH、Spartan®-6 FPGA GTP、Virtex-5 FPGA GTX ト ラ ン シーバー の IBERT ス イ ープテ ス ト 結果を ス タ ン ド ア ロ ン ビ ュ ーアーで表示
チ ュ ー ト リ アル
PlanAhead チ ュ ー ト リ アル :ChipScope Pro を使用 し たデバ ッ グ
ChipScope IBERT基本 IBERT デザ イ ン フ ロ ー
ISE Simulator
AXI BFM のシ ミ ュ レーシ ョ ン をサポー ト
ISim GUI か ら シ ミ ュ レーシ ョ ン を再起動可能
エ ンベデ ッ ド ツールの新機能
エンベデ ッ ド ツールお よ び IP の新機能は次の と お り です。
EDK 全体
Project Navigator、Xilinx Platform Studio (XPS)、お よ び SDK で ワー ク スペース選択の動作を 統一
TDP デバ イ スベース の ラ イ セ ン ス をサポー ト
XPS
Base System Builder
Spartan-6、Virtex-6、7 シ リ ーズ デザ イ ンで AXI シ ス テ ム をデフ ォ ル ト に設定。Base System Builder では 7 シ リ ーズデザ イ ン でのみ AXI シ ス テ ムがサポー ト さ れてい ます。
共有バス イ ン タ ー コ ネ ク ト を低周波数ペ リ フ ェ ラ ルバ ス に使用 し 、 デザ イ ン サ イ ズ を削 減
共有バス イ ン タ ー コ ネ ク ト を低周波数ペ リ フ ェ ラ ルバ ス に使用 し 、 デザ イ ン サ イ ズ を削 減
System Assembly View (SAV)
デザ イ ンルールチ ェ ッ ク (DRC) を ど の時点で も 実行可能
SAV に AXI IP を追加 し た と き に、 バ ス、 ク ロ ッ ク 、 リ セ ッ ト の接続お よ びア ド レ ス生成 を自動的に完了
AXI MicroBlaze プ ロ セ ッ サイ ン ス タ ン ス を追加 し た と き に イ ン タ ー コ ネ ク ト 、DRAM メ モ リ と キ ャ ッ シ ュ 、 デバ ッ グ接続、 ク ロ ッ ク 、 お よ び LMB BRAMの接続を自動的に完了
SAV で IP の順序を変更可能
複数プ ロ セ ッ サシ ス テ ムの場合、SAV でプ ロ セ ッ サシ ス テ ム イ ン ス タ ン ス を フ ィ ル タ ー 可能
その他の XPS の変更点
XPS か ら ソ フ ト ウ ェ ア開発ツールを削除
XPS か ら ソ フ ト ウ ェ アプ ロ ジ ェ ク ト を削除
メ イ ン ツールバーを整理 し 、 ボ タ ンの数を削減
Create and Import Peripheral (CIP) Wizard で AXI4 お よ び AXI4-Lite ス レーブペ リ フ ェ ラ ルの作成をサポー ト
AXI BFM プ ロ ジ ェ ク ト の生成を CIP ウ ィ ザー ド に追加 メ モ :AXI BFM の ラ イ セ ン ス は、
別途に購入す る 必要があ り ます。
イ ンプ リ メ ン テーシ ョ ン ま たはシ ミ ュ レーシ ョ ンに ELF フ ァ イ ルを指定可能 と な り 、 Project Navigator と の同期化 も 保持
デバ ッ グ ウ ィ ザー ド で AXI ベース デザ イ ンに AXI モニ タ ーお よ びハー ド ウ ェ ア/ソ フ ト ウ ェ ア協調デバ ッ グの追加をサポー ト
XPS デザ イ ンが Project Navigator プ ロ ジ ェ ク ト のサブモジ ュ ールであ る 場合、 シ ミ ュ レーシ ョ ンは Project Navigator でのみ実行可能
デザ イ ン を SDK にエ ク ス ポー ト し た場合に、SDK ワー ク スペースは自動的には設定 さ れ ない
SDK
Eclipse 3.6 お よ び CDT 7.0 Helios リ リ ース にア ッ プデー ト
ユーザーイ ン タ ーフ ェ イ ス を保持 し なが ら 機能を ア ッ プデー ト し 、 安定性を向上
コ ン ソ ール ロ グ を フ ァ イ ルに保存可能 Cygwin は不要 (ソ フ ト ウ ェ アに含まれない)
Cygwin な し で MicroBlaze お よ び PowerPC の GNU ツールチ ェーン を構築可能
一般的な UNIX/Linux 機能に対 し て GnuWin32 ユーテ ィ リ テ ィ を提供 使いやす さ を向上
ELF のみのデバ ッ グ
起動管理
フ ロ ーチ ェ ッ ク (BSP の削除お よ びハー ド ウ ェ アの変更の検出を含む)
ヒ ン ト 、 文脈依存ヘルプ、 プ リ フ ァ レ ン ス設定な ど、 ユーザー支援機能を向上
リ ビ ジ ョ ン管理を使用 し た場合に ソ フ ト ウ ェ ア リ ポジ ト リ 情報を保存す る こ と に よ り セ ッ ト ア ッ プ を最小限に
フ ラ ッ シ ュ 読み出 し のみの領域の動作の自動化 XMD で 7 シ リ ーズ を初期サポー ト
TDP デバ イ スベース の ラ イ セ ン ス をサポー ト
Project Navigator と EDK の統合性
XMP フ ァ イ ルのプ ロ セ ッ サイ ン ス タ ン ス を認識
以前のバージ ョ ンでは 1 つのプ ロ セ ッ サ と 想定
ELF フ ァ イ ル と XMP フ ァ イ ルで定義 さ れた特定のプ ロ セ ッ サの関連性を制御可能 イ ンプ リ メ ン テーシ ョ ン と シ ミ ュ レーシ ョ ンに異な る ELF ソ ース を使用可能
ELF フ ァ イ ルをプ ロ セ ッ サイ ン ス タ ン ス ご と に割 り 当て可能
EDK デザ イ ンで参照 さ れ る ELF フ ァ イ ルを自動検出
イ ンプ リ メ ン テーシ ョ ン を実行す る 前に [Export Hardware Design to SDK without Bitstream]
プ ロ セ ス を使用 し てハー ド ウ ェ アデザ イ ン を エ ク ス ポー ト 可能
デザ イ ン をエ ク ス ポー ト し た後に ソ フ ト ウ ェ ア開発キ ッ ト (SDK) を自動的に起動 (オプシ ョ ン)
SDK の ワ ー ク スペース の動作を XPS お よ びス タ ン ド ア ロ ン SDK と 統一
Project Navigator の New Project Wizard、[New Project] ダ イ ア ロ グボ ッ ク ス、お よ び [Design Properties] ダ イ ア ロ グボ ッ ク ス で評価用開発ボー ド を選択可能
MicroBlaze ソ フ ト プ ロ セ ッ サ
•新 し いバージ ョ ン : v8.10.a
•Kintex-7 お よ び Virtex-7 デバ イ ス をサポー ト
•AXI を 7 シ リ ーズデザ イ ンのデフ ォ ル ト イ ン タ ーフ ェ イ ス に設定
•MicroBlaze Configuration Wizard で フ ォール ト ト レ ラ ン ト 機能をサポー ト
•MicroBlaze に接続 さ れてい る LMB BRAM メ モ リ にエ ラ ー訂正 コ ー ド (ECC) を追加
•MicroBlaze のキ ャ ッ シ ュ お よ び MMU メ モ リ にパ リ テ ィ 保護を追加 次の命令を追加
CLZ (Count Leading Zeros)
MBAR (Memory Barrier)
ス タ ッ ク オーバーフ ロ ーお よ びア ン ダーフ ロ ーを検出
新 し いパ ラ メ ー タ ーに よ り ユーザーモー ド で AXI4-Stream お よ び FSL 命令を使用可能
エ ンベデ ッ ド IP
新規エンベデ ッ ド IP
AXI 7-Series DDRx
AXI External Peripheral Controller
AXI to AHBLite Bridge
AXI Master Lite IP Interface (IPIF)
CORE Generator か ら 使用可能なエンベデ ッ ド IP
CORE Generator AXI VDMA
DSP ツールの新機能
System Generator for DSP お よ び DSP IP の新機能は、 次の と お り です。
System Generator for DSP
MATLAB/Simulink 2011a をサポー ト
すべての System Generator ブ ロ ッ ク で Kintex-7 お よ び Virtex-7 デバ イ ス をサポー ト 新 し いブ ロ ッ ク
7 Series DSP48E1、Complex Multiply 5.0、DSP48 Macro 2.1、FIR Compiler 6.2、 お よ び VDMA Interface 3.0
System Generator で AXI PCore お よ びハー ド ウ ェ ア協調シ ミ ュ レーシ ョ ン をサポー ト
新 し い文脈依存 メ ニ ュ ーに よ り ブ ロ ッ ク の追加お よ び接続を ス ピー ド ア ッ プ (ベー タ)。 こ の機 能の詳細は、『System Generator for DSP Reference Guide』 を参照 し て く だ さ い。
ハー ド ウ ェ ア イ ン タ ーフ ェ イ ス ド キ ュ メ ン ト を自動的に作成可能。 こ の機能の詳細は、
『System Generator for DSP Reference Guide』 を参照 し て く だ さ い。
System Generator IP
Floating-point Operator、CORDIC、Divider Generator、CIC Compiler、DSP48 Macro、 Multiply-Add、 お よ び Mutiply-Accumulate
CORE Generator および IP の新機能
CORE Generator ソ フ ト ウ ェ アお よ び IP コ アの新機能は、 次の と お り です。
Virtex-7 お よ び Kintex-7 をサポー ト す る CORE Generator IP を提供
新規 IP コ ア
オーデ ィ オ、 ビデオ、 お よ び画像処理 IP
Object Segmentation v1.0 (AXI4-Lite)
- Image Characterization LogiCORE IP と 共に使用 し 、 統計デー タ を オブジ ェ ク ト 特性 のユーザー定義セ ッ ト を満たすオブジ ェ ク ト の リ ス ト に変換 し ます。
AXI Video Direct Memory Access v1.0 (AXI4、AXI4-Stream、AXI4-Lite)
- 外部 メ モ リ か ら のビデオ フ レーム ス ト ア を制御お よ び同期化す る 柔軟な イ ン タ ー フ ェ イ ス を提供 し ます。 異な る ク ロ ッ ク ド メ イ ンか ら の複数の VDMA を連結 し 、 複 数の ソ ース か ら の フ レーム ス ト ア読み出 し/書 き 込みを制御で き ます。
通信 DSP 機能ブ ロ ッ ク
Linear Algebra Toolkit v1.0 (AXI4-Stream)
- 基本的なマ ト リ ッ ク ス演算 (マ ト リ ッ ク ス同士の加算、 減算、 乗算、 お よ びマ ト リ ッ ク ス と ス カ ラ ーの乗算) を イ ンプ リ メ ン ト し ます。
- さ ま ざ ま な信号お よ びデー タ 処理アプ リ ケーシ ョ ンの複素合成関数を開発す る ために 最適化 さ れた柔軟な機能ブ ロ ッ ク です。
FPGA の機能お よ びサポー ト
7 Series FPGA Transceivers Wizard v1.3
- 1 つま たは複数の Virtex-7 お よ び Kintex-7 FPGA GTX ト ラ ン シーバーを最初か ら 、 業界標準のテ ンプ レー ト を使用 し て、 あ る いはカ ス タ ム Verilog ま たは VHDL ラ ッ パーを使用 し て コ ン フ ィ ギ ュ レーシ ョ ン し ます。
- シ ミ ュ レーシ ョ ンお よ びハー ド ウ ェ アでの ト ラ ン シーバーの動作を検証す る ためサン プルデザ イ ン、 テ ス ト ベンチ、 ス ク リ プ ト も 生成 し ます。
XADC Wizard v1.2
- ユーザー指定のチ ャ ネルお よ びア ラ ーム用に 1 つの 7 シ リ ーズ FPGA XADC プ リ ミ テ ィ ブ を コ ン フ ィ ギ ュ レーシ ョ ンす る HDL ラ ッ パーを生成 し ます。
標準バス イ ン タ ーフ ェ イ スお よ び I/O
7-Series Integrated Block for PCI Express (PCIe) v1.0 (AXI4-Stream)
- 1 レーン、2 レーン、4 レーン、 ま たは 8 レーン コ ン フ ィ ギ ュ レーシ ョ ン を イ ンプ リ メ ン ト し ます。7 Series Integrated Hard IP Block for PCI Express を使用 し 、PCI Express Base Specification v2.1 に準拠 し た PCI Express エン ド ポ イ ン ト ま たはルー
ト ポー ト を柔軟に イ ンプ リ メ ン ト し ます。
- PCI Express 用の LogiCORE IP には、 高パフ ォーマ ン ス AXI イ ン タ ーフ ェ イ ス、 高 バン ド 幅アプ リ ケーシ ョ ン用のバ ッ フ ァ ー、BAR チ ェ ッ ク お よ びフ ィ ル タ ー処理な ど の機能があ り ます。
ワ イ ヤ レ ス IP
Triple Rate SDI v1.0 (AXI4-Stream)
- SMPTE SD-SDI、HD-SDI、 お よ び 3G-SDI 規格用の レ シーバーお よ び ト ラ ン ス ミ ッ タ ーイ ン タ ーフ ェ イ ス を提供 し ます。
- ト リ プル レー ト SDI レ シーバーお よ び ト ラ ン ス ミ ッ タ ーは暗号化 さ れていない ソ ー ス コ ー ド (Verilog お よ び VHDL) で提供 さ れてお り 、アプ リ ケーシ ョ ンの要件に応 じ て完全にカ ス タ マ イ ズで き ます。
3GPP LTE PUCCH Receiver v1.0 (AXI4-Stream)
- 3GPP TS 36.211 v9.0.0 物理チ ャ ネル と 変調仕様 (リ リ ーズ 9) 用の LTE Physical Uplink Control Channel Receiver ブ ロ ッ ク を提供 し ます。
- チ ャ ネル予測、 復調、 デ コ ー ド をサポー ト
AXI4 イ ン タ ー フ ェ イ ス をサポー ト する その他の IP
CORE Generator IP の最新バージ ョ ンは、AXI4 イ ン タ ーフ ェ イ ス を製品サポー ト し てい ます。
サポー ト の詳細は、japan.xilinx.com/ipcenter/axi4_ip.htm を参照 し て く だ さ い。
通常 AXI4 イ ン タ ーフ ェ イ ス は、Virtex-6 お よ び Spartan-6 デバ イ ス フ ァ ミ リ の最新版の IP で サポー ト さ れます。 こ れま での製品版の IP では、Virtex-6、Spartan-6、Virtex-5、Virtex-4、 お よ び Spartan-3 デバ イ ス フ ァ ミ リ で レ ガシ イ ン タ ーフ ェ イ ス がサポー ト さ れます。
ザ イ リ ン ク ス の AXI4 サポー ト に関す る 一般的な情報は、
http://japan.xilinx.com/ipcenter/axi4.htm を参照 し て く だ さ い。
こ の リ リ ース でア ッ プデー ト さ れた コ アの リ ス ト は、
http://japan.xilinx.com/ipcenter/coregen/13_1_datasheets.htm を参照 し て く だ さ い。
こ の リ リ ース の LogiCORE IP の詳細は、
http://japan.xilinx.com/ipcenter/coregen/updates_13_1.htm を参照 し て く だ さ い。
CORE Generator
ザ イ リ ン ク スお よ び Alliance IP 用に IP-XACT ベース の IP リ ポジ ト リ をサポー ト 。 既存の CORE Generator、PlanAhead、 お よ び Project Navigator フ ロ ーでは変更は不要です。
リ ポジ ト リ お よ び IP 管理機能を実行す る [Manage IP] メ ニ ュ ーを追加
[IP Catalog] パネルで AXI4 IP に対 し て各 AXI4 イ ン タ ーフ ェ イ ス (AXI4、AXI4-Stream、 お
よ び AXI4-Lite) のサポー ト 情報を個別の列で表示
IP シ ン ボルの個々のポー ト を AXI4 チ ャ ネルでグループ化 し て表示を簡略化
PlanAhead IP デザイ ン フ ロー
ザ イ リ ン ク スお よ び Alliance IP 用に IP-XACT ベース の IP リ ポジ ト リ をサポー ト 。 既存の
PlanAhead IP フ ロ ーでは変更は不要です。
[IP Catalog] パネルで AXI4 IP に対 し て各 AXI4 イ ン タ ーフ ェ イ ス (AXI4、AXI4-Stream、 お
よ び AXI4-Lite) のサポー ト 情報を個別の列で表示
IP の自動ア ッ プデー ト フ ロ ーを追加
重要な リ リ ース情報
重要な 13.1 リ リ ース情報
Kintex-7 お よ び Virtex-7 の ピ ン配置は、パ ッ ケージフ ァ イ ルが最終版ではないため、今後変更 さ れます。 ピ ン配置の変更に よ り 、今後のザ イ リ ン ク ス ソ フ ト ウ ェ ア リ リ ース で イ ンプ リ メ ン テーシ ョ ン を し 直す必要のあ る 可能性があ り ます。
Kintex-7 お よ び Virtex-7 デバ イ ス のデフ ォ ル ト IO は、 今後のザ イ リ ン ク ス ソ フ ト ウ ェ ア リ リ ース で変更 さ れ る 予定です。
今後のザ イ リ ン ク ス ソ フ ト ウ ェ ア リ リ ース では、XC7V1500T お よ び XC7V2000T デバ イ ス モデルが変更 さ れ る 予定です。こ れ ら のデバ イ ス を タ ーゲ ッ ト と し た 13.1 の イ ンプ リ メ ン テー シ ョ ンデザ イ ン フ ァ イ ル (.ncd) は現時点では無効にな っ てい る ので、 あ と でデザ イ ン を イ ン プ リ メ ン ト し 直す必要があ り ます。
今後のザ イ リ ン ク ス ソ フ ト ウ ェ ア リ リ ース では、Kintex-7 お よ び Virtex-7 GTX コ ン ポーネ ン ト モデルが変更 さ れ る 予定です。こ れに よ り 、各 イ ン ス タ ン ス ご と に 7 シ リ ーズ FPGA の ト ラ ン シーバーウ ィ ザー ド を実行 し 直す必要があ り ます。
IBIS お よ び HSPICE モデルは Kintex-7 お よ び Virtex-7 デバ イ ス には ま だ使用で き ません。
既知の問題
ISE Design Suite に関す る 既知の問題は、 ア ンサー 39243
(http://japan.xilinx.com/support/answers/39243.htm）を参照 し て く だ さ い。
PlanAhead に関す る 既知の問題は、 ア ンサー 40512
(http://japan.xilinx.com/support/answers/40512.htm）を参照 し て く だ さ い。
System Generator for DSP に関す る 既知の問題は、 ア ンサー 29595 (http://japan.xilinx.com/support/answers/29595.htm）を参照 し て く だ さ い。
13.1 ソ フ ト ウ ェ アおよび IP の変更点
PlanAhead
GUI を改善 : メ イ ン メ ニ ュ ーの改善
ワー ク スペース ビ ュ ー
PlanAhead の ワー ク スペース ビ ュ ーが自動選択 さ れ る よ う にな り ま し た。メ イ ンツールバーの ド ロ ッ プダ ウ ン リ ス ト か ら は、 開いたプ ロ ジ ェ ク ト に合っ た ビ ュ ーが選択で き ます。 ワー ク ス ペース ビ ュ ーには、 固定/解除、 フ ロ ー ト 、 最小/最大化、 復元な ど がで き る ボ タ ンが含まれ る よ
検索オプシ ョ ン
メ イ ン メ ニ ュ ーに検索テ キ ス ト ボ ッ ク ス が追加 さ れ、 指定 し たテ キ ス ト をすべての メ ニ ュ ー オプシ ョ ンか ら 検索で き る よ う にな り ま し た。
エ ク ス ポー ト オプシ ョ ン
開いたデザ イ ンか ら IBIS モデルを抽出で き る [File] → [Export] → [Export IBIS Model] と い う 新 し いオプシ ョ ンが追加 さ れま し た。IBIS (Input/Output Buffer Information Specification) は デザ イ ン解析に使用 さ れます。PlanAhead か ら エ ク ス ポー ト さ れ る IBIS モデルは IBIS バー ジ ョ ン 4.2 に準拠 し 、 こ の スペ ッ ク のデフ ォ ル ト を使用 し てい ます。
ク リ ッ ク 1 つで イ ンプ リ メ ン テーシ ョ ン可能
Flow Navigator の [Implementation] ボ タ ン を ク リ ッ ク す る と 、RTL プ ロ ジ ェ ク ト があ る 場合は まず合成を実行す る か ど う か を尋ね る ダ イ ア ロ グ ボ ッ ク ス が表示 さ れ、 合成実行パ タ ーン
(Run) が最新の状態でない場合はそれを示す メ ッ セージが表示 さ れ る よ う にな り ま し た。 こ れ
に よ り 、RTL の イ ンプ リ メ ン テーシ ョ ンが 1 ク リ ッ ク でで き る よ う にな り ま し た。 こ の機能を 使用す る には、PlanAhead を GUI モー ド で起動 し てい る 必要があ り ます。実行途中でプ ロ ジ ェ
ク ト を閉 じ る と 、現在実行中の合成のみが完了 し 、 イ ンプ リ メ ン テーシ ョ ンは開始 さ れません。
[Source] ビ ュ ーの改善
PlanAhead リ リ ース 13 では、 ソ ース フ ァ イ ル構造 と 編集用のビ ュ ーが改善 さ れてい ます。
サー ド パーテ ィ のテ キ ス ト エデ ィ タ ーのサポー ト
ソ ース コ ー ド フ ァ イ ルを編集で き る サー ド パーテ ィ のエデ ィ タ ーを使用で き る よ う にな り ま し た。
メ ッ セージマネージ ャ ー
新 し い [Messages] ビ ュ ーには、PlanAhead お よ び ISE か ら のエ ラ ー、 重要な警告、 警告、 情報 な ど の メ ッ セージが ま と め ら れ、1 つのビ ュ ーで表示で き る よ う にな っ てい ます。メ ッ セージは ソ ース コ ー ド と リ ン ク さ れ る ので、エ ラ ーや警告に該当す る 部分を素早 く 見つけて解決す る こ と がで き ます。
[Netlist] ビ ュ ーへの追加 と 修正点
次のセ ク シ ョ ンでは、[Netlist] ビ ュ ーへの追加 と 修正点について説明 し ます。
[Clocking Resource] ビ ュ ー
新 し い [Clock Resource] ビ ュ ーでは、FPGA 内の ク ロ ッ ク 関連サ イ ト と 物理 リ ソ ース を表示 し 、 割 り 当て る こ と がで き ます。
コ ン ポーネ ン ト ス イ ッ チ制限の フ ォ ルダ
TRCE か ら イ ン ポー ト さ れた [Timing Results] ビ ュ ーに、コ ン ポーネ ン ト ピ ンの ス イ ッ チ制限 違反 と セ ッ ト ア ッ プ/ホール ド 違反が分類 さ れ、 新 し い フ ォ ルダがで き る よ う にな り ま し た。 違 反は分類 さ れ、 制約内の ワース ト 違反か ら リ ス ト さ れます。
ス ラ ッ ク ヒ ス ト グ ラ ム レ ポー ト の改善
PlanAhead リ リ ース 13 では、 最 も 負の値か ら 最 も 正の値ま での範囲内のパ ス を集めた も のを 棒グ ラ フ で表示す る ス ラ ッ ク ヒ ス ト グ ラ ム機能を改善 し ま し た。
[Source] ビ ュ ーの改善
PlanAhead リ リ ース 13 では、 次が改善 さ れてい ます。
デバ イ ス リ ソ ース の詳細
PlanAhead の [Device] ビ ュ ーに、 ス ラ イ ス の ピ ンや Virtex®-6 お よ び Virtex-7 デバ イ ス の BEL ピ ン と いっ たデバ イ ス リ ソ ース の詳細が含まれ る よ う にな り 、 完全に配置が終了す る と 、 タ イ ミ ン グパ ス に ピ ンのア ノ テーシ ョ ンが含ま れ る よ う にな り ま し た。
複数 イ ン ス タ ン ス の ド ラ ッ グア ン ド ド ロ ッ プ
PlanAhead の [Device] ビ ュ ーで複数の イ ン ス タ ン ス を同時に動かせ る よ う にな り ま し た。こ れ に よ り 、 既にグループ内に配置 さ れてい る イ ン ス タ ン ス を移動で き 、 すべての位置制約を一緒 に変換で き ます。
[Schematic] ビ ュ ーの改善
PlanAhead では、 回路図ビ ュ ーで選択 し た 2 つのオブジ ェ ク ト 間の ロ ジ ッ ク を ト レース で き ま す。 オブジ ェ ク ト はどれで も 選択で き ます。 選択 さ れ る と 、PlanAhead の回路図内でそれ ら の オブジ ェ ク ト 間にあ る ロ ジ ッ ク 接続がすべて ト レースお よ び描画 さ れます。
XPA の統合
PlanAhead リ リ ース 13 か ら は Xilinx Power Analyzer (XPA) を起動 し て、イ ンプ リ メ ン ト 済み デザ イ ンの電力を解析で き る よ う にな り ま し た。XPA を起動す る には、 イ ンプ リ メ ン ト 済みの デザ イ ン を開いて XPower Analyzer のア イ コ ン を ク リ ッ ク し ます。
RTL デザイ ン機能を追加および修正
テ キ ス ト エデ ィ タ ーオプシ ョ ン
PlanAhead リ リ ース 13 では、 コ メ ン ト お よ びキー ワー ド の フ ォ ン ト を カ ス タ マ イ ズで き る よ う にな り ま し た。 ま た、 サー ド パーテ ィ のテ キ ス ト エデ ィ タ ーの統合がサポー ト さ れ る よ う に な っ た ほ か、 ザ イ リ ン ク ス 言 語 テ ン プ レ ー ト も 使 用 で き る よ う に な り ま し た。 詳 細 は、
『PlanAhead ユーザーガ イ ド 』 の第 5 章 「RTL デザ イ ン」 を参照 し て く だ さ い。
IP カ タ ロ グ
PlanAhead リ リ ース 13 の IP カ タ ロ グの改善点は、 次の と お り です。
CORE Generator™ の IP カ タ ロ グで、古い廃止 さ れた コ ア を現在サポー ト さ れ る バージ ョ ンにア ッ プグ レー ド で き る よ う にな り ま し た。
ま た、GUI でほかの動作を妨げ る IP 生成 タ ス ク を キ ャ ン セルで き る よ う にな り ま し た。
ソ ースフ ァ イ ルの制御
RTL デザ イ ンの最上位モジ ュ ールは自動的に認識 さ れ る ほか、ユーザーが手動で定義す る こ と も で き ます。
コ ンパ イ ルお よ び合成用に自動ま たは手動で ソ ース フ ァ イ ルを並び替え た り 、最上位レベルモ ジ ュ ールの指定に従っ て RTL ソ ース フ ァ イ ルを自動ま たは手動で イ ネーブルま たはデ ィ ス エーブルにで き ます。
消費電力予測
PlanAhead リ リ ース 13 では、Virtex-5、Virtex-6、 お よ び Spartan-6 デバ イ ス フ ァ ミ リ の消費 電力を予測で き ます。
パーテ ィ シ ョ ン制御
PlanAhead リ リ ース 13 では、XST を使用 し て合成で RTL レベルのパーテ ィ シ ョ ン を制御で き ます。
ピ ン配置を変更
次のセ ク シ ョ ンは、PlanAhead 13 の ピ ン配置機能の変更点について説明 し ます。
ビ ュ ーの表示規則を変更
[Device] ビ ュ ーお よ び [Package] ビ ュ ーで特定の レ イ ヤーやオブジ ェ ク ト を表示/非表示にで き る よ う にな り 、 レ イ ヤーの色やピ ンの形の基準 も 変更 さ れてい ます。
ス プ レ ッ ド シー ト 表示の [Package Pins] ビ ュ ーでは、 ピ ン を操作 し やすい よ う に、 編集、 並び 替え、 平坦化、 フ ィ ル タ で き ます。
代替パーツ の定義
PlanAhead 13 では、 デザ イ ンに対 し て代替パーツ を定義で き る よ う にな り ま し た (Virtex-5、 Virtex-6、 お よ び Spartan-6 デバ イ ス のみ)。 ただ し 、Spartan-6 LX25 お よ び LX25T デバ イ ス は例外です。詳細は、 ア ンサー #34885 を参照 し て く だ さ い。
新規ピ ン割 り 当て と バン ク 規則
新規ピ ン割 り 当て と バン ク 規則については、『PlanAhead ユーザーガ イ ド 』 の付録 B 「DRC」 を参照 し て く だ さ い。こ れには、Virtex-6 以降のデバ イ ス の VCCaux レ ポー ト が含まれます。
エ ク ス ポー ト さ れ る UCF への IOSTANDARD の記述
[File] → [Export] → [Export I/O Ports] を ク リ ッ ク す る と 、 すべての IOSTANDARD 制約を エ ク ス ポー ト さ れ る UCF フ ァ イ ルに書 き 出す こ と がで き る よ う にな り ま し た。
[Netlist] ビ ュ ーへの追加 と 修正点
次のセ ク シ ョ ンでは、[Netlist] ビ ュ ーへの追加 と 修正点について説明 し ます。
コ ン ポーネ ン ト ス イ ッ チ制限の フ ォ ルダ
TRCE か ら イ ン ポー ト さ れた [Timing Results] ビ ュ ーに、コ ン ポーネ ン ト ピ ンの ス イ ッ チ制限 違反 と セ ッ ト ア ッ プ/ホール ド 違反が分類 さ れ、 新 し い フ ォ ルダがで き る よ う にな り ま し た。 違 反は分類 さ れ、 制約内の ワース ト 違反か ら リ ス ト さ れます。
ス ラ ッ ク ヒ ス ト グ ラ ム レ ポー ト の改善
PlanAhead リ リ ース 13 では、 最 も 負の値か ら 最 も 正の値ま での範囲内のパ ス を集めた も のを 棒グ ラ フ で表示す る ス ラ ッ ク ヒ ス ト グ ラ ム機能を改善 し ま し た。
[Source] ビ ュ ーの改善
PlanAhead リ リ ース 13 では、 次が改善 さ れてい ます。
デバ イ ス リ ソ ース の詳細
PlanAhead の [Device] ビ ュ ーに、 ス ラ イ ス の ピ ンや Virtex®-6 お よ び Virtex-7 デバ イ ス の BEL ピ ン と いっ たデバ イ ス リ ソ ース の詳細が含まれ る よ う にな り 、タ イ ミ ン グパ ス には、完全 に配置が終了 し た時点で ピ ンのア ノ テーシ ョ ンが含まれ る よ う にな り ま し た。
複数 イ ン ス タ ン ス の ド ラ ッ グア ン ド ド ロ ッ プ
PlanAhead の [Device] ビ ュ ーで複数の イ ン ス タ ン ス を同時に動かせ る よ う にな り ま し た。
[Schematic] ビ ュ ーの改善
PlanAhead では、 回路図ビ ュ ーで選択 し た 2 つのオブジ ェ ク ト 間の ロ ジ ッ ク を ト レース で き ま す。
デザイ ン ルール チ ェ ッ ク を向上および新規チ ェ ッ ク を追加
次は PlanAhead 13 で新 し く 追加 さ れた、ま たは変更 さ れたデザ イ ンルールチ ェ ッ ク (DRC) です。
属性 DRC
AVAL - 無効な属性値をチ ェ ッ ク
ADEF - 定義 さ れていない属性値をチ ェ ッ ク
バン ク DCI カ ス ケー ド DRC
DCICIOSTD - DCI カ ス ケー ド 制約が有効か ど う か をチ ェ ッ ク バン ク I/O 規格 DRC
VCCAUX2 - LVPECL_33 お よ び TMDS_33 の要件について警告
ChipScope DRC
CSUC - 接続 さ れていないチ ャ ネルをチ ェ ッ ク
CSCL - ク ロ ッ クエ レ メ ン ト に ク ロ ッ ク を供給す る ク リ ッ ク 以外のネ ッ ト がないか ど う か をチ ェ ッ ク
CSBR - デバ イ ス のブ ロ ッ ク RAM リ ソ ース が超過 し ていないか ど う かをチ ェ ッ ク DSP48 DRC
DPCA - DSP48 カ ス ケー ド をチ ェ ッ ク
DPREG - DSP48 非同期フ ィ ー ド バ ッ ク をチ ェ ッ ク FIFO DRC
FSYN - 同期 FIFO をチ ェ ッ ク IOB DRC
OPCSLR - モ ノ リ シ ッ クデバ イ ス と マルチダ イデバ イ ス間のパーツの互換性をチ ェ ッ ク
配置 DRC
PLCR - ク ロ ッ ク 領域に対す る 配置制約をチ ェ ッ ク
PLCK - ク ロ ッ ク が有効な位置に配置 さ れてい る か ど う かをチ ェ ッ ク
PLDL - I/O の配置制約をチ ェ ッ ク
PLVP - 有効な LOC 配置をチ ェ ッ ク RAMB DRC
RAMB - READ_FIRST モー ド の ク ロ ッ ク 制限をチ ェ ッ ク 必須ピ ン DRC
REQP - 接続 さ れていない必須ピ ンがないか ど う かをチ ェ ッ ク
イ ン プ リ メ ン テーシ ョ ンおよび解析の改善
PlanAhead 13 の イ ンプ リ メ ン テーシ ョ ンお よ び解析で改善 さ れた点は次の と お り です。
イ ンプ リ メ ン テーシ ョ ンの改善
イ ンプ リ メ ン テーシ ョ ンでは、 次の点が改善 さ れてい ます。
イ ンプ リ メ ン テーシ ョ ン run の フ ァ イ ル順序を簡単に変更可能
指定 UCF フ ァ イ ルへ run 別に制約を保存可能
デザ イ ン を イ ンプ リ メ ン ト す る と 、 その run 専用の UCF か ら 制約が自動的に読み込まれ、
•解析の改善
PlanAhead リ リ ース 13 では、 ク ロ ッ ク パス と タ イ ミ ン グパ ス が よ り 見やす く な り ま し た。
階層デザ イ ン手法
チームベースデザ イ ンのサポー ト
PlanAhead 13 では、 新 し いチーム ベース デザ イ ン手法のサポー ト が追加 さ れてい ます。
チームベース デザ イ ン では、 複数のエン ジニアが 1 つのモジ ュ ール レベルで イ ンプ リ メ ン ト で き 、 同時に開発を進め る こ と がで き ます。 フ ロ ーでは、 チーム リ ーダーが こ れ ら の モジ ュ ールレベルの実行パ タ ーン を集め ら れ る よ う にな っ てお り 、 その際 イ ン ポー ト 中に 維持 さ れ る 配置配線情報 も 制御で き る よ う にな っ てい ます。
詳細は、『階層デザ イ ン手法ガ イ ド 』 (UG748) お よ び『PlanAhead ユーザーガ イ ド 』の第 13 章 「階層デザ イ ン手法」 を参照 し て く だ さ い。
パーテ ィ シ ョ ンの リ コ ン フ ィ ギ ュ レーシ ョ ンサポー ト
PlanAhead では、該当 ラ イ セ ン ス を購入の方にのみパーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ン の イ ン タ ーフ ェ イ ス が含まれます。
詳細は、『パーシ ャ ル リ コ ン フ ィ ギ ュ レーシ ョ ンユーザーガ イ ド 』 (UG702) を参照 し て く だ さ い。
ISim
リ コ ンパ イ ル と シ ミ ュ レーシ ョ ンの再起動
ISim の GUI 内で フ ァ イ ルを編集 し 、リ コ ンパ イ ル し 、シ ミ ュ レーシ ョ ン を再起動で き る よ う にな り ま し た。
ハー ド ウ ェ ア協調シ ミ ュ レーシ ョ ンへのア ク セ ス権
カ ス タ マのア ク セ ス制限が解除 さ れ、
追加 ラ イ セ ン ス が必要な く な り ま し た。
デザ イ ン環境の統合
ISim が PlanAhead お よ び Project Navigator か ら 起動で き る よ う にな り ま し た。
ISim ユーザーガ イ ド の改善
ハー ド ウ ェ ア協調シ ミ ュ レーシ ョ ンに関す る 新 し いセ ク シ ョ ン を追加 し ま し た。
Tcl コ マ ン ド の章 も 変更 さ れてい ます。
XPS
XPS か ら ソ フ ト ウ ェ ア開発ツールを削除
AXI ベース の MicroBlaze デザ イ ンは常に命令キ ャ ッ シ ュ と デー タキ ャ ッ シ ュ を使用 し て 構築
メ イ ン ツールバーを整理 し 、 ボ タ ンの数を削減
Create and Import Peripheral (CIP) Wizard で AXI4 お よ び AXI4-Lite ス レーブペ リ フ ェ ラ ル の作成をサポー ト
AXI BFM プ ロ ジ ェ ク ト の生成を CIP ウ ィ ザー ド に追加
イ ンプ リ メ ン テーシ ョ ン ま たはシ ミ ュ レーシ ョ ンに ELF フ ァ イ ルを指定可能 と な り 、Project Navigator と の同期化 も 保持
デバ ッ グ ウ ィ ザー ド で AXI ベース デザ イ ンに AXI モニ タ ーお よ びハー ド ウ ェ ア/ソ フ ト ウ ェ ア協調デバ ッ グの追加をサポー ト
XPS デザ イ ンが Project Navigator プ ロ ジ ェ ク ト のサブモジ ュ ールであ る 場合、 シ ミ ュ レー シ ョ ンは Project Navigator でのみ実行可能
デザ イ ン を SDK にエ ク ス ポー ト し た場合に、SDK ワー ク スペースは自動的には設定 さ れない
SDK
Cygwin は不要
カ ス タ ム メ イ ク フ ァ イ ルで Windows 形式のパ ス を使用
xbash を削除
MicroBlaze v8.10a をサポー ト
XMDStub のサポー ト を削除
Project Navigator と EDK の統合
Project Navigator で最上位レベルの ソ ース と し ての XMP フ ァ イ ルのサポー ト を削除 最上位レベルの HDL を追加す る 新規 メ ッ セージに よ り 、 矛盾のない制約処理が可能
エ ンベデ ッ ド IP
複数の既存 コ ア を ア ッ プデー ト
詳細は各変更 ロ グお よ びデー タ シー ト を参照 AXI の改善
AXI BRAM コ ン ト ロ ー ラ – Microblaze ECC ブ ロ ッ ク RAM をサポー ト
AXI イ ン タ ー コ ネ ク ト – 共通バスモー ド
パーテ ィ シ ョ ン さ れた ク ロ ッ ク ド メ イ ン – AXI VDMA、AXI CDMA、AXI DMA.
AXI イ ーサネ ッ ト – フルチ ェ ッ ク サムオ フ ロ ー ド
System Generator for DSP
ブ ラ ッ ク ボ ッ ク スの VHDL ラ イ ブ ラ リ サポー ト
こ の新 し いブ ラ ッ ク ボ ッ ク ス機能に よ り 、 定義済み ラ イ ブ ラ リ の依存関係を記述 し た VHDL モ ジ ュ ール を イ ン ポー ト で き る よ う に な り ま し た。 た と えば、 類似 し てい て も 独立 し てい る サブモ ジ ュ ールは、work 以外の別々の ラ イ ブ ラ リ に コ ンパ イ ルで き る よ う にな り ま し た。 こ の機能の使用 方法の詳細な例は、 「ブ ラ ッ ク ボ ッ ク ス の VHDL ラ イ ブ ラ リ サポー ト 」 と い う オン ラ イ ンヘルプ
ト ピ ッ ク を参照 し て く だ さ い。
パフ ォ ーマ ン スの向上
42 倍の ス ピー ド ア ッ プ と な る AXI FFT の高速シ ミ ュ レーシ ョ ンモデルをサポー ト
モデルの最初の初期化を 33% 改善
シ ミ ュ レーシ ョ ン速度を 2 ～ 3 倍改善
MATLAB サポー ト
MATLAB 2010a お よ び 2010b を完全にサポー ト
MATLAB 2011a をベー タサポー ト
MATLAB の イ ン ス ト ールデ ィ レ ク ト リ のパ ス名は、C:\MATLAB\R2010a の よ う に、 スペー ス を含ま ない名前を使用す る 必要があ り ます。
Gateway Out ブ ロ ッ ク に 53 ビ ッ ト を超え る 出力があ る 場合は Fixed-Point Toolbox が必要で す。 ザ イ リ ン ク ス の Gateway In お よ び Gateway Out ブ ロ ッ ク への内部信号は Fixed-Point Toolbox がな く て も 53 ビ ッ ト よ り 大 き く で き ます。
Linux の場合、MATLAB 2010a には、Red Hat Enterprise Desktop 5.2、32-ビ ッ ト/64-ビ ッ ト の OS が必要です。Red Hat Enterprise Linux WS v4.7 と は互換性があ り ません。
新規ブ ロ ッ ク
Complex Multiply 5.0
こ のブ ロ ッ ク は、ユーザー指定のオプシ ョ ンに従っ て AXI4-Stream 準拠の高パフ ォーマ ン ス の最適 化済みの複素乗算器を イ ンプ リ メ ン ト す る ザ イ リ ン ク ス LogiCORE™ IP Complex Multiplier に基 づいてい ます。
DSP48 Macro 2.1
ザ イ リ ン ク ス LogiCORE™ DSP48 マ ク ロ は、XtremeDSP™ ス ラ イ ス を抽象化 し た使いやすい イ ン タ ーフ ェ イ ス を提供す る ブ ロ ッ ク で、 ユーザー定義の演算式のセ ッ ト を使用 し て複数の演算指定を 可能にす る こ と で、 ダ イ ナ ミ ッ ク な演算を単純化 し ます。 こ のバージ ョ ンか ら は、XtremeDSP ス ラ
イ ス内の レ ジ ス タ の リ セ ッ ト お よ び ク ロ ッ ク イ ネーブルを制御す る 機能が追加 さ れてい ます。
DSP48E1
ザ イ リ ン ク ス DSP48E1 は、Virtex®-6 デバ イ ス を使用す る DSP アプ リ ケーシ ョ ン用の効率的な構 築ブ ロ ッ ク で、 前置加算へのア ク セ スやシ リ コ ン内の レ ジ ス タ の制御に使用 さ れます。
FIR Compiler 6.2
こ のブ ロ ッ ク は、ユーザー指定のオプシ ョ ンに従っ て AXI4-Stream 準拠の高パフ ォーマ ン ス の最適 化済みの複素乗算器を イ ンプ リ メ ン ト す る ザ イ リ ン ク ス LogiCORE™ IP FIR Compiler v6.2 に基 づいてい ます。
VDMA Interface 3.0 (ベー タ)
こ のブ ロ ッ ク は、AXI Video Direct Memory Access (AXI VDMA) コ アに基づいてお り 、外部 DDR メ モ リ と AXI4-Stream イ ン タ ーフ ェ イ ス間のバン ド 幅の広いダ イ レ ク ト メ モ リ ア ク セ ス を提供す る ザ イ リ ン ク ス の ソ フ ト IP コ アです。 初期化、 ス テー タ ス、 お よ び管理レ ジ ス タ には、MCode ブ ロ ッ ク を使用 し て コ ン フ ィ ギ ュ レーシ ョ ン さ れ る AXI4-Lite ス レーブ イ ン タ ーフ ェ イ ス を介 し て ア ク セ ス で き ます。 ま た、System Generator デザ イ ン と 外部 DDR メ モ リ を接続 し やす く す る のに 必要な ロ ジ ッ ク を生成す る ために、MATLAB ユーテ ィ リ テ ィ が含まれます。
System Generator for DSP ( 前バージ ョ ン ) の リ リ ース ノ ー ト
前バージ ョ ンの System Generator for DSP リ リ ース ノ ー ト については、『System Generator for DSP Getting Started Guide』 (v 12.4) の第 3 章を参照 し て く だ さ い。 こ のガ イ ド は、 次の URL か ら 入手 で き ます。
http://japan.xilinx.com/support/documentation/dt_sysgendsp_sysgen12-4.htm
アーキテ ク チ ャ サポー ト およびシステム要件
こ の章では、ISE® Design Suite 13 でサポー ト さ れ る OS お よ びアーキ テ ク チ ャ のほか、ISE Design
Suite 13 のシ ス テ ム要件について説明 し ます。 こ の章は次のセ ク シ ョ ン で構成 さ れてい ます。
「オペレーテ ィ ン グシ ス テ ム」
「アーキ テ ク チ ャ 」
「互換性のあ る サー ド パーテ ィ ツール」
「シ ス テ ム要件」
オペレーテ ィ ング シ ス テム
ISE Design Suite 13 でサポー ト さ れ る OS は、Microsoft® Windows、Red Hat® Enterprise Linux、 SUSE Linux Enterprise です。
Microsoft Windows
次の表は、Microsoft Windows のサポー ト について示 し てい ます。
表 3-1 : Microsoft Windows サポー ト (英語版/日本語版)
製品
Windows 7 Professional (32 & 64 ビ ッ ト)
XP Professional (32 & 64 ビ ッ ト) デザ イ ン入力お よ び イ ンプ リ メ ン テーシ ョ ン ツール
(ISE Design Suite Logic Edition 13) ○ ○
ISim ○ ○
ISE WebPACK™ ○ ○
ChipScope™ Pro お よ び ChipScope Pro Serial I/O ツー
ルキ ッ ト ○ ○
エンベデ ッ ド 開発キ ッ ト (EDK) ○ ○
System Generator for DSP ○ ○
Linux サポー ト
次の表は、Linux のサポー ト について示 し てい ます。
表 3-2 : Linux サポー ト
製品
Red Hat Enterprise 4 ワーク ステー
シ ョ ン (32 & 64 ビ ッ ト)
Red Hat Enterprise 5 ワー ク ス テー
シ ョ ン (32 & 64 ビ ッ ト)
SUSE Linux Enterprise 11 (32 & 64 ビ ッ ト)
デザ イ ン 入力お よ び イ ン プ リ メ ン テ ー
シ ョ ン ツール (ISE Design Suite 13) ○ ○ ○
ISim ○ ○ ○
ISE WebPACK ○ ○ ○
ChipScope Pro お よ び ChipScope Pro
Serial I/O ツールキ ッ ト ○ ○ ○
エンベデ ッ ド 開発キ ッ ト (EDK) ○ ○ ○
System Generator for DSP ○ ○ ○
アーキテ ク チ ャ
ISE Design Suite 13 では、Virtex®デバ イ ス、Spartan®デバ イ スお よ び CPLD デバ イ ス アーキ テ ク チ ャ フ ァ ミ リ がサポー ト さ れます。次の表は、アーキ テ ク チ ャ のサポー ト について示 し てい ます。
表 3-3 : アーキテ ク チ ャサポー ト
ISE WebPACK
ISE Design Suite
(Logic Edition、Embedded Edition、 DSP Edition、System Edition) Virtex シ リ ーズ Virtex-4 デバ イ ス :
LX : XC4VLX15、XC4VLX25 SX : XC4VSX25
FX : XC4VFX12 Virtex-5 デバ イ ス :
LX : XC5VLX30、XC5VLX50 LXT : XC5VLX20T、XC5VLX30T、 XC5VLX50T
FXT : XC5VFX30T Virtex-6 デバ イ ス :
LXT : XC6VLX75T、XC6VLX75TL Virtex-7 デバ イ ス :
な し
Virtex-4 デバ イ ス : LX : すべて SX : すべて FX : すべて Virtex-5 デバ イ ス :
LX : すべて LXT : すべて SXT : すべて TXT : すべて FXT : すべて
メ モ : エンベデ ッ ド 開発キ ッ ト (EDK) では Virtex-5 TXT はサポー ト さ れません。
Virtex-6 デバ イ ス :
LX/LXT : 低電力デバ イ ス (L) も 含む CXT : SXT すべて :低電力デバ イ ス (L) も 含む
HXT : すべて
メ モ : エンベデ ッ ド 開発キ ッ ト (EDK) では Virtex-6 HXT はサポー ト さ れません。
Virtex-7 デバ イ ス : すべて
Kintex シ リ ーズ Kintex-7 デバ イ ス : XC7K30T/XC7K30TL XC7K70T/XC7K70TL XC7K160T/ XC7K160TL
Kintex-7 デバ イ ス : すべて
Spartan シ リ ーズ Spartan-3 デバ イ ス : XC3S50 - XC3S1500 Spartan-3A デバ イ ス : すべて
Spartan-3AN デバ イ ス : すべて
Spartan-3A DSP デバ イ ス : XC3SD1800A Spartan-3E デバ イ ス : すべて
Spartan-3L デバ イ ス : XC3S1000L、XC3S1500L XA* Spartan-3 デバ イ ス : すべて
XA* Spartan-3E デバ イ ス : すべて XA* Spartan-3A デバ イ ス : すべて
XA* Spartan-3A DSP デバ イ ス : XC3SD1800A
Spartan-6 デバ イ ス :
LX :XC6SLX4(L)-XC6SLX75(L) LXT :XC6SLX25T、XC6SLX45T、 XC6SLX75T
XA* Spartan-6 デバ イ ス : すべて
*ザ イ リ ン ク スオー ト モーテ ィ ブ
Spartan-3 デバ イ ス : すべて Spartan-3A デバ イ ス : すべて Spartan-3AN デバ イ ス : すべて Spartan-3A DSP デバ イ ス : すべて Spartan-3E デバ イ ス : すべて Spartan-3L デバ イ ス : すべて XA* Spartan-3 デバ イ ス : すべて XA* Spartan-3E デバ イ ス : すべて XA* Spartan-3A デバ イ ス : すべて XA* Spartan-3A DSP デバ イ ス : すべて
Spartan-6 デバ イ ス :LX/LXT : 低電力デバ イ ス (L) も 含む
XA* Spartan-6 デバ イ ス : すべて
*ザ イ リ ン ク スオー ト モーテ ィ ブ
CoolRunner™ XPLA3 CoolRunner-II XA* CoolRunner-II
*ザ イ リ ン ク ス オー ト モーテ ィ ブ
すべて
すべて
メ モ : エンベデ ッ ド 開発キ ッ ト (EDK) では
CPLD はサポー ト さ れません。
XC9500 シ リ ーズ デバ イ ス
すべて (9500XV フ ァ ミ リ 以外) すべて (9500XV フ ァ ミ リ 以外)
メ モ : エンベデ ッ ド 開発キ ッ ト (EDK) では
CPLD はサポー ト さ れません。
表 3-3 : アーキテ ク チ ャサポー ト
ISE WebPACK
ISE Design Suite
(Logic Edition、Embedded Edition、 DSP Edition、System Edition)
