スライド 1

低密度実装を可能にする

パッケージ技術

エレクトロニクス実装学会

第１回システムインテグレーション実装技術研究会公開研究会

2011年度STRJワークショップ

2011年3月2日

(社)電子情報技術産業協会

半導体技術ロードマップ委員会

STRJ WG7 (実装)

中島宏文（ルネサスエレクトロニクス）

リーダ ：

中島宏文（ルネサス エレクトロニクス）

サブリーダ ：

今村和之（富士通セミコンダクター）

国際対応 ：

宇都宮久修（ＩＣＴ）、中島 兼務

委員 ：

吉田浩芳 （パナソニック）

～2011年6月

川端毅 （パナソニック）

2011年7月～

杉崎吉昭（東芝）

佐々木直人（ソニー）

奥村弘守（ローム）

木村通孝 （ルネサス エレクトロニクス）

特別委員 ：

藤木達広 （ナミックス）

竹内之治 （新光電気工業）

2012年2月～

池田博明 （ASET）

2011年10月～

１．概要

2011年度 STRJ WG7

メンバー

Application

(Products)

PWB

Passive

Components

Design

TEST

Inter-connect

Litho

PIDS

FEP

ES&H

M&S

MET

ERD

ERM

FI

Assembly

Equipments

Package

MEMS

Semiconductor Technology

Roadmap committee (STRJ)

Semiconductor Technology

Roadmap committee (STRJ)

Japan Jisso Technology

Roadmap committee (JJTR)

Japan Jisso Technology

Roadmap committee (JJTR)

JEITA

JEITA

ロードマップ活動

ロードマップ活動

半導体技術ロードマップ

半導体技術ロードマップ

日本実装技術ロードマップ

_{日本実装技術ロードマップ}

JJTR WG3

STRJ WG7

Seeds

_Needs

STRJ WG7（実装）は電子機器セットのニーズと半導体技術のシーズから

ロードマップを検討している。

マーケット要求の分析

マーケット要求の分析

Mobile digital imaging

Wearable

Home digital AV

日本実装技術ロードマップ2011から引用

日本実装技術ロードマップでは、電子機器セットを携帯性と環境耐性の

要素から分類して、セグメント毎にマーケット要求分析を試みた。

２０１

２０１

1

1

年度実装

年度実装

WG

WG

活動実績

活動実績

委員会

半導体技術ロードマップ (STRJ)

日本実装技術ロードマップ (JJTR)

2011年度の

成果

ITRS 2011年版を2012年1月に発行

ITRS 2010年版の発行

STRJワークショップ開催

－

ITRS 春会議

ITRS A&P TWG ECTC会議

ITRS A&P TWG新潟会議準備

ITRS A&P TWG新潟会議開催

－

ITRS 冬会議

Jan. 2011

IITRS翻訳担当の割り当て

日本実装技術ロードマップ2011年

版を 2011年5月に発行

日本実装技術ロードマップの見直し

2011年度活動計画立案

原稿のWG内の最終審議

原稿の校正

JJTRワークショップ開催、発行

ワークショップでの指摘事項の確認

－

ASETとのTSVに関する質疑

WG5の部品内蔵基板に関する質疑

LEDパッケージ、IMSI、WLPに関する発

表と質疑

Mar. 2011

Apr. 2011

May, 2011

July, 2011

Aug. 2011

Oct. 2011

Dec. 2011

Feb. 2011

Feb. 2012

日本実装技術ロードマップ2013の担当分

野を各自に割り当て

２つの委員会活動を精力的にこなし、ITRS2011年版（公開未了）に貢献した。

1) ITRS 2011 ロードマップ作成

（2011年8月1日提出完了）

・SiPロードマップ改版

・インターポーザのロードマップ追加

・車載半導体パッケージロードマップ作成

・三次元技術ロードマップ充実

・薄ウェーハのハンドリング

2) 新潟のナミックス㈱で8月3日にITRS Package Workshop会議開催。

ITRS 3名、STRJ 4名、JEITA 4名、ナミックス殿20名、全31名が参加。

3) 実装WG内で各種テーマの勉強会と情報交換

• 微細バンプ形成技術とチップスタック技術を使った3次元LSIの技術と今後の

方向 (ソニー)

• 電子実装工学研究所（IMSI）の活動紹介 (ルネサス）

• LEDパッケージ技術紹介 (東芝)

• 3D-TSVに関するASETとの質疑

(技術研究組合 超先端電子技術開発機構: ASET)

２０１

２０１

1

1

年度

年度

実装

実装

WG

WG

活動実績

活動実績

しかし、

ITRS 2011 Packageの章

はまだ未公開。

低密度実装を実現するパッケージ技術

2007年の携帯電話の実装基板

2011年のスマートフォンの実装基板

チップの微細化

チップの多機能化

パッケージ内の高密度化

半導体デバイスの高密度化により、電子機器内部の半導体部品点数は減った。

チップの進化とパッケージへの要求

チップの進化とパッケージへの要求

チップの進化 パッケージの課題

解決策

詳細

Trの微細化

サブストレートとチップの

配線

ルールのギャップ

が顕著に。

外部ピン数

の増加

サブストレートとチップの配線微細化の

中間に

インターポーザ

を導入

Cuピラーへの切り替えが進行

(1)

(2)

高速信号

対応

Ultra Low k 層採用

伝送解析との協調設計

ストレス解析を駆使してLow k 層を保護する

パッケージ設計

(Chip-package

interaction)

協調設計環境

の向上

(3)

低電圧化

電位の揺れ幅

を抑制

同時オンノイズ耐性

の高い電源グランド設計

三次元化

TSV技術

の確立と信頼性確保

TSVからの

ストレス

、信頼性の確立

三次元構造からの

放熱構造

(4)

低コスト化

貴金属材料の駆逐

サブストレートの低コスト化

銅ワイヤボンディング

の量産展開

協調設計により配線ネットを単純化し、

サブストレート層数を削減

(5)

放熱対応

材料の熱伝導率向上

パワーデバイスの放熱

高放熱パッケージ構造

高温耐T/Cダイボンド材料

開発

(6)

周囲温度の

高温化

車載用デバイスを主に

Ta=175℃要求が主流に。

高温信頼性の高い金属界面

の確立

封止材料の耐熱性向上

(6)

(1)

(1)

サブストレートとチップの微細化

サブストレートとチップの微細化

のギャップを埋めるインターポーザ

のギャップを埋めるインターポーザ

„

シリコンに対して、サブストレートの配線微細化が遅れており、接続ピッチに大きな

ギャップがあった。

„

粗いピッチに整合させるために配線が長くなり、信号遅延のボトルネックだった。

„

配線数に限界があり、バス幅を広く取れない。

„

シリコン/ガラスインターポーザの微細配線によって、このギャップを埋める。

インターポーザの新ロードマップ

インターポーザの新ロードマップ

Tables treat Si

Tables treat Si

-

-

Intermediate, Si

Intermediate, Si

-

-

base and glass

base and glass

Interposers separately

Interposers separately

TSV Key Technical Parameters for Interposers

Intermediate Silicon

Interposer Year of Production

2011

2012

2013

Via fill method Cu ECD Fill Cu ECD Fill Cu ECD Fill TSV

TSV metal Cu Cu Cu

Construction compatibility see interposer cross-sections Alignment requirement (um)

(assume 25% exit dia) 1 0.95 0.9 Number of RDL Layers – Front side 2 2 2 Number of RDL Layers – Back side 2 2 2 3D Integration Interconnect methods Cu-Cu, Cu-Sn-Cu, Cu-Ni/Au-SnAg, AuSn Cu-Cu, Cu-Sn-Cu, Cu-Ni/Au-SnAg, AuSn Cu-Cu, Cu-Sn-Cu, Cu-Ni/Au-SnAg, AuSn

(2)

(2)

はんだバンプから

はんだバンプから

Cu

_Cu

ピラーへの移行

ピラーへの移行

• 鉛フリー化

Sn95Pb bump

SnAgCu/SnAg bump

Cu pillar + SnAg cap

• 狭ピッチ対応

– 130um未満のエリアアレイ対応

– 周辺パッドバンプ対応

• 大電流対応 (銅の固有抵抗）

• アンダーフィル充填性

– バンプ間の隙間

– ピラー高さ調整によるギャップ確保

フリップチップの微細化に伴って

フリップチップの微細化に伴って

Cu

Cu

ピラーに移行

ピラーに移行

→

Solder bump

Cu pillar

„ アプリケーションの広がりから、2011年版では周辺パッド型バンプ、低コスト民生品

用途、携帯電子機器・パソコン用途、高性能用途に分類して、各々の端子ピッチの

ロードマップを示した。

フリップチップ接合と樹脂封入方法

フリップチップ接合と樹脂封入方法

Capillary underfill

毛細管現象で液状樹脂を注入する工法。

NCP/ACP

予め液状樹脂をサブストレートに塗布しておき、ボンディング時に加熱

することで硬化と接続を同時に行う工法。

NCF/ACF

予めフィルム樹脂をサブストレートに貼り付けておき、ボンディング時

に加熱することで硬化と接続を同時に行う工法。

No flow

Underfill

はんだリフロー工程で接続と樹脂硬化を同時に行う工法。

Mold underfill

モールド工程とアンダーフィルを同時に行う工法。

樹脂をウェハに塗布もしくは貼り付けし、ボンディング時に硬化と接続

Pre-applying

method

Solder bump

ACF/ACP

NCF/NCP

Au-solder

Substrate Solder Underfill

Cu-solder

バンプピッチの微細化に伴って、多様な方法が出現。

●先樹脂方法：フリップチップ実装前に樹脂を予めサブストレートに塗布すると、

● Wafer- level underfill：予めウェーハ塗布して半硬化し、接合後に完全硬化。

(3)

(3)

ストレス解析を駆使して

ストレス解析を駆使して

Low k

Low k

層を

層を

保護するパッケージ設計

保護するパッケージ設計

_(CPI)

_(CPI)

Cuピラーとlow k層の採用によってサブストレートからのストレスが

直接チップに影響。

Low k

Low k

層剥離

層剥離

(white bump)

(white bump)

の

の

FEM

FEM

分析

分析

(4)

(4)

三次元

三次元

TSV

TSV

技術と信頼性の検証

技術と信頼性の検証

•

Cu-TSV周囲のXYストレス

はTSV径の2乗

で増加するので、Keep out zoneを小さく

するためにはTSV径が小さいほど有利。

→ TSV径の減少が加速

•

アンダーフィル樹脂からのZストレス

はチッ

プ厚が薄いほど大きい。

→

アンダーフィル樹脂

の特性改善

→

チップ間ギャップ

の縮小

•

チップ間ギャップが

放熱

を妨げる。

→

ギャップを最小

にできるCu-Cu拡散接

合に注目が集まる。

•

TSVのロードマップはより

微細化した値

へと

加速している。

d

r

t

g

トランジスタ位置 r

チップ厚 t

アンダーフィル起因

Cu-TSV起因

Tr

へのストレス

Tr

へのストレス

TSVの直径、チップ厚、チップ間ギャップ

が与える影響が次第に明確になってきた。

Silicon

Cu-TSV

(5)

(5)

銅ワイヤボンディングの量産展開

銅ワイヤボンディングの量産展開

金ワイヤを銅ワイヤに置き換えることによるコスト低減が進行

• 現在はパラジウムコートした銅ワイヤが主流。

• 金線に比較して7割コスト低減

• 純銅ワイヤに変更すると更に3割コスト低減

Staggered

In-line

アルミスプラッシュのために、金ワイヤに比較して銅ワイヤボンディングのパッド

ピッチは広いが、2016年までには技術的に解決して同一ピッチに対応できる。

(5)

(5)

銅ワイヤボンディングの量産展開

銅ワイヤボンディングの量産展開

Al splash

Source: JJTR 2011

課題

•

パッド下強度の高い構造

•

銅ワイヤのボンディング性

•

銅線の評価項目の違い

•

銅ワイヤの酸化防止管理

•

樹脂の選択

(6)

(6)

高温／高放熱パッケージ構造

高温／高放熱パッケージ構造

（車載電子機器のマーケット要求）

（車載電子機器のマーケット要求）

1. Power Train

1. Power Train

Engine/motor

AT control

Battery

5. Safety

Predictive mechanism

ABS, air bag

Stability control

Monitoring a driver

Chassis

Suspension

Electric power

steering

2. Networking

CAN

FlexRay

MOST

3. Information &

Mobile Communication

GPS Navigation

Entertainment

Service

4. Body & Security

Air conditioning

Cipher door lock

Power window

Intelligent beam

Audio

車のエレクトロニクス化、パワーデバイスのパワー密度向上によって、高温／

高放熱パッケージが必要になっている。

半導体パッケージへの高温耐性要求

半導体パッケージへの高温耐性要求

ボンドパッド構造 - Al pad OPM OPM OPM OPM OPM

論理素子

接続材 - Au wire Au wire Au/Cu Au/Cu Au/Cu Au/Cu

„ 周囲温度要求の高温化とジャンクション温度の高温化

„ 高放熱能力の必要性

~1.0mohm

~0.5mohm

~0.5mohm

Au wire

Au wire

低抵抗パワー素子の実現

低抵抗パワー素子の実現

Lowering R

→

Reduction of Interconnection resistance

Reduction of Interconnection resistance

Al ribbon

Cu clip

Thick Cu wire

インバータ電力密度と必要な放熱能力

インバータ電力密度と必要な放熱能力

0

100

200

300

400

500

600

700

2010

2012

2014

2016

2018

2020

電力密度

x 10 (W/cm3)

ドレインの電流密度

(A/cm2)

最大ジャンクション温度

(deg C)

最大周囲温度

(℃)

インバータの熱抵抗

x 10 (deg C/W)

Introduction of SiC/GaN

SiC (炭化ケイ素)のジャンクション耐熱温度は高温を維持しているが、

電力密度の高騰のために放熱能力が不可欠となる。

直接水冷

両面水冷

？

まとめ

まとめ

• チップの微細化とマルチチップパッケージング技術によって、

電子機器内の半導体部品点数は減少しており、基板実装側

には易しくなっている。

• 一方、半導体パッケージング技術への技術要求はより高く

なっている。

– チップのもろさをカバーする応力設計

– 低電圧化、高速化を実現する電気設計

– ホットスポットと電力消費を緩和する放熱設計

– TSVの実用化ハードルが高く（TSV直径の微細化、放熱設計、樹脂）

• 半導体デバイスの使用環境は、ねじくぎ並みに厳しくなって

いる。→ 高温耐熱接合、高信頼性保証