16ミル2 1/2D方式コアスタック

(1)

U.D.C.d81.327.るる

1る

_ミ

_{ル2与D方式コ}

_アスタ

ック

16Mil,2喜DimensionalCore

MemoryStack

黒

川

_進*

SusⅥmu Kurokawa

永

冨

好

照**

Yosbitem Nagatomi

武

内

研

吾**

Ⅹengo Takeucbi

高

橋

正

美**

MasamiTakabaslli

要

旨

大形高速電子計算機の主記憶装置に用いられる16ミル2与D方式コアスタックを開発した｡従来の3D方式コアスタックと異なり,プレーナアレー構造を探用していること,プレソ間接続にテープ電線を用いることなど,新構造,新部品をとり入れている｡高速で使用されるため,駆動電流パルス幅を縮めたときの特性やコア自己発熱について検討した｡また駆動電流,周囲温度が変化したときの特性変化を調べ,その概要を述べている｡￣｢【】64ン(9=576コ了'￣-一￣￣￣￣￣￣￣￣￣￣一1

l.緒

言電子計算枚の高速化,大形化に伴い,その主記憶装置も高速化, 大容量化をたどっている｡フェライトコアメモリにて高速化を図るためには,コア形状を小さくしなければならないが,小形化によりスタック原価は高くなり,記憶装置原価にしめるスタック原価の割合も上昇する｡コアスタックを高性能化しながら原価低減を行なうことが必要となってきた｡このような状況のもとで注目を浴びてきたのが2与D方式(1)である｡2喜D方式スタックは従来一般にとられている3D方式の編組線4本式に比べ,インヒビット線を用いない3線式であるため,同一コアを使用した場合には低原価で製作でき,高速で動作させうること,またより小さいコアも使用できることなど多くのすぐれた点をもっている｡回路も含めた記憶装置全体としてみた場合でも,大容量においては3D方式よりも低原価であり(2),大形電子計算撥の主記憶こ装置として期待されるところ大である｡ここに述べるスタックは16ミルLi系準広温度域コアを使用した記憶容量32KBの2喜D方式スタックで,サイクルタイム0.45/JS 以下で使用することができる｡プレーナアレー構造をとり,駆動線選択ダイオードマトリクスを組み込んでいるので,実装密度が高く,高速で,信煩性が高い特長をもっている｡

2.プレン,スタック構造

2.1スタック構成スタックは16K語18ビット(32KB)の記憶容量をもち,サイクルタイム0.45/上S以下の高速で使用されるため,2主D方式を採用した｡スタックは図1に示すように,512×576のコア記憶面のまわりに,Ⅹ線,Y線とも駆動線選択ダイオードマトリクス(SDM), および選択スイッチコモン部(SW)を取り付けた構成をとっている｡1個のコアにはⅩ線,Y線のほかにセンス線が貫通する3 線式である｡コア記憶面はY方向に9分割され,1ブロック512× 64内に16Kx2ビットを収容している｡さらにⅩ方向は4分割され,128×64のマットに2本のセンス線が編組されている｡ダイオードマトリクスとスイッチコモン部は,(ⅩSDMA-ⅩSWA), (ⅩSDMB一ⅩSWB),(YSDMA-YSWA),(YSDMB-YSWB)がそれぞれ対をなしている｡Ⅹ側は16ドライバ×16スイッチ2観で,Y 側は2ビットごとに4ドライバ×8スイッチ2組で駆動される構成になっている｡4ドライバ×4スイッチで駆動されるときの駆動 * 日立製作所茂原工場理学博士 ** 日立製作所茂原工場

ト.ト[岩⊥+×賀■l■L

R∧-0 ¶▲-2 くー昌∽± 1'SJ〕1Ⅰ.1 YSll′R Jl肌一rr一一てJ一一-1｢一--1｢---1｢---･jr---rr---:｢一一淵 l ト li く (乃 H 【王】 :… ⊂〕 (/) × r▲￣▲｢｢￣￣￣1｢【￣￣1｢￣￣-1｢￣【｢｢￣▲▲〉r￣+￣て｢￣｢￣1｢￣【▼ l 【】 .【】】 L一二上さ一川+し---JL---･L一丁】亡-｢｡-川++_▲++ 丁￣￣【1｢￣￣1｢￣￣￣l｢▲】￣1｢】▲▲1｢▲￣一1｢｢￣▼1｢￣￣￣l｢`▼｢ l l ll J l ___JL_【_++_■_ 1'sl)ト】H 図1 _{スタック構成} と≧≧≧ ■h ｢---+d 【キ￣J 蜘一二:+ ｢￣-米】 1＼＼っ下 C十･J ｢一一一一十] 仁●￣--J L寸l ｢---+勺｢一丁--★】 _⊃u Pト￣--J r一一+勺【十+ ｢￣￣￣【￣▼H Lt_ +---一一--1汁一二二+ ▲ L{l 蟹+甥溢へヽ一もぺ (SDMA)(SWB) (SWA)(SDMB) 注:RWはリードドライバ,ライトドライバに接続されることを示す｡図2 _{4×4駆動マトリクス} マトリクスを例にとり図2に示した｡(SDMA-SWA)と(SDMIi-SWB)は2本おきに構成されており,あとで述べるセンス線編鼠方式とあわせて,1ブロック内の2ビットの区別が可能となっている｡ 2.2 _構 _造 512×576のコア記憶面は256×576のプレソ2枚で構成される｡図3はプレンの写真である｡高速動作を行なわせること,センス線

ー40-t･_l

(2)

､ヽヽ 6 1 ル

2与D

方

式

コ _ア _ス _タ _ッ _ク 245 板ス一ア板基スンセ

口…

_39｡___+

図3 プレン図4 _{センス線編組図} 蓑1 コ _規格測定条件出力規格ア _寸 _法全駆動電流(み) 読出し妨害花流書込み妨害電流 (J∂r) り古び) ′くルス立上り･(fγ=g∫) 立下り時間パルス幅(′細) 妨害パ′レス数 rβ∧r.) 640mA 390mA 400mA 30ns 500r)S 64個 "1”出 _力(βn) _34mV以上 "0” _出 _{力(■刀lち｢〉}_F13mV以下ピーキングタイム(Jp)【87±10ns

スイチンブタイムけβ)弓190ns以下

外径(｡β､,巨｡.｡9｡mm

】内径!.′上D〕厚さ r｡打) 0.245mm 0.105mm 0 0 0 00 7 6 5 (L′E) 芯 =V U 0 (芸) ご胡ご 0 爪U 2 0 ハリ l l 史U 図5 スタ _ックの減衰を小さくすること,スタック寸法を小さくすることなどの目的で,コア配列はコアの向きを一定とし,コアピッチも部乱 _作業上可能な最小寸法0.45mmまで小さくLた｡セン′ス線についてほ, レクトアンギュラ(ポウタイ),ダイアゴナルの両編粗方式を検討 Lたれ _{レクトアンギエラ方式ほ高速においてノイズに問題がある} ので,ダイアゴナ･ル方式を採用することにした｡編組作業時間を短縮させるために,128×64のマットに図4のように2本のセンス線を編み込んだ｡2本のセンス線はいずれも往復線が平行に編まれており,同一Ⅹ線上のコアについて,n番目のY線と(n十2)番目のY線上のコアほ,互いに別のセンス線に属している｡Y線は 2本おきに別の駆動マトリクスに属しているので,Y側駆動マトリクスの区別,あるいは2本のセンス線の区別いずれかにより,128× 64=8Kのコアを4Kずつ2ビットに分けて使用することができる｡またセンス線がマットの周辺で折り返されるとき,平行往復線が一方の周辺では交さし,他方の周辺でほ交さしない編組方式をとり入れて,スイッチノイズを最小に押えている｡プレソサイズが256×576と大きいので,磯枕的感度の向上と電気的特性の改善のため,コアをアルミニウム製アース板の上にシリコーン樹脂で固定している｡シリコーン樹脂はマグネット線をもおおうので,マグネット線の電食,化学腐食に対しても低減効果をもつとともに,コアの自己発熱による温度上昇を抑制する効果ももっている｡ 16ミルコアを使用し,コアを高密度に実装したので,プレンフレームの端子間ピッチが狭く,従来の3D方式スタックのようなスタッキング方法がとれなくなった｡プレン間の接続にはテープ電線を使用L,2枚のプレソをちょうつがいで折りたたみ,開放自在な構造とした｡プレンから駆動マトリクス部への接続にも,ほぼ同様な 80 _iOO 30 20 1() 1)V､ +⊥ 120 140 ₁₆₀ ₁₈₀ 20() =Lス小1(ns) 図6 HFC182パルス幅依存性構造を採用Lた｡ダイオードマトリクスほ,保守性を良くするために,64個のダイオードを1枚のプリント基板にのせ,コネクタを介して抜き差し可能な構造とした｡図5はスタック外観写真を示したものである｡

3.電気的特性

このスタックを開発するにあたり,電気的特性上特に重要視したことがらは次のとおりである｡ (1)スタック周囲温度15∼35℃のもとで,駆動電流を補正することなく動作すること｡ (2)サイクルタイム0.45′′S以下で動作すること｡ (3)駆動電流変動±5%(回路素子によるもの±3%,電源電圧変動によるもの±2%)のもとで動作すること｡以下これら3項目を中心に,本スタックの電気的特性について説明する｡ 3.1コ _ア _の特性高速メモリに使用するコアとしてほ,スイッチング時間が早いこと,自己発熱による温度上昇に対して安全であることなどが必要である｡これらを考慮して16ミルLi系準広温度域コアHFC182を開発した｡表1はコア規格を示Lたものである｡出力が大きく,パーシャルスイッチングに強いという特長をもっている｡サイクルタイム0･45/1Sで動作するためにほ,駆動電流の立上り時間,立下り時間ほ30ns,パルス幅ほ120ns程度でなければならない｡標準的なコアについて,パルス立上り,立下り時間を30ns とし,パルス幅とコア出力の関係を示したのが図dである｡全駆動電流と妨害電流の比(β々=ん/ん=ま電流変動±5%を考えて, かガ=0･5(1十0,05)/(1-0.05)≒0.55に選んだ｡図るよりパルス幅 120nsで余裕をもって動作することがわかる｡コア自己発熱によるコア温度上昇は,あとで述べるように30℃で

(3)

-41-246 _{昭和45年3月} _立 _評 _論第52巻第3号 25■(二 (う5一し: 【/二コリn$ t _{￣=121)r】く}

壬…ミミ･軍㌫山こ

榊芯

7() 10 (.■′ヱ三一

.∠一

Ul･r】 ♪Vl t丘 tp

65ア

い.r､_/

25QC (∽亡) J増ご / 620 660 700 740 7と10 82〔〉 860 月咋血り芯誠亡(mA) 図7 _{HFC182電流,温度特性} 表2 電流,温度係数打Vl電流係数びyl温度係数キ温度係数 0.24mV/mA O.4 _mV/℃ 1.55mA/℃ 表3 電流変動とプレン,スタック出力の関係電流変動読出し電流書込み電流プレン,スタック出力 "1” "0‥ 回路素子電源変動回路素子電源変動記号による変動による変動による変動による変動＋3% 0 -3% ＋2プ才 _一3% 0 0 -2% ＋3% ＋2% 0 -2% HL＋ NN LH一最大標準最小最大漂準最′j､あるので,スタック最高温度35℃と合わせて,65℃まで安定な動作が保証される必要がある｡HFC182コアほ図7に示すように,標準駆動電流ん=700mAにて,65℃の温度に対してブレークすることなくじゅうぶんに安全である｡図7より電流,温度係数を求めて示すと表2のようになる｡ 3.2 _{プレン,スタック特性} 高速で同一番地が連続してアクセスされた場合,コアはヒステリシス損により自己発熱する｡連続アクセスのサイクルタイムとコア上昇温度の関係を示すと図8のようになる｡アース板にコアをシリコーン樹脂で固定すると,そうでない場合に比較し上昇温度が半分に下がり,0.45/ノSにおいて約25℃温度上昇する｡コア出力のばらつき,塗布作業のばらつきを考慮しても,30℃の温度上昇に対してコア出力特性を保証すればじゅうぷんである｡プレン,スタック特性に与える電流変動の影響については,読み出し電流と書き込み電流が電源電圧変動により,ともに増大あるいは減少する場合と,使用回路素子の特性のばらつきによるランダムな電流値分布をする場合とを考える必要がある｡これら二つの変動要因の組合せとその変動範囲内での"1,,,"0”出力の関係ほ表3のようになる｡表3に示した三つの場合について,電流と出力の関係, 温度と出力の関係を示すと図9,10のようになる｡Y例のデルタ雑音を避けるために,Y読出し電流はⅩ読出し電流より30ns早く立上り,同時に立下るスタガ駆動によっている｡コア自己発熱はアクセスされているコアのみにかかわるものであるが,プレソ"0”の主体をなすデルタ雑音については平均温度が関係し,図10には15℃から -42-(U.)咄叫∼味→ 10 0 00 ハU O n】0 6 5 4 3

+11ノ11√

IxR=IYR=ⅠⅩW=IYW=350InA t,=t/=30rlS t,｡=120ms 周閏i忘_度35凸C ＼＼▲■l ＼＼シリコン酎脈,アース枚あり

l

托机アース板ともになし 0.4 0.60.81 2 3 4 5 810 20 サイクルタイム(〃S) 図8 連続アクセスされたときのコア上昇温度 Hい 1＼し=一 0 0 20 10 (>∈) ｢､召

＼ニニーー

STR STR lp 牡男ヰ利一!瑛 /札､0■ノmaxw.c.pHL← 0′′maxヱ･f且塑+-巴聖二二盟リL_ノ′ 320 34(1 360 380 400 420 440 (lx二IY)(mA) 図9 _{スタック電流特性} 80 70 60 宅50 40 30 20 10 -･-＼1 ----+一11 【 _￣1 1 l 【.二【■訓IS t.=120n5 1爪:7Dn51 プt′三て2口中r 5TR-115､】】-ト!■ l.____､､､･＼ _ s牡ツ

ニ主三旦∴〔

SrrR ､---､￣＼ _･､ tp ､---■ 0′′max､V_CpHL← STR､､0′maxw.c･PNN (芸) ご喝ご 200 1占0 160 140⊂d 120 100 15 20 25 30 35 周困温度(OC) 図10 _{スタック温度特性} りしl しl

(4)

16 ミル

2喜D

方

式

コア _スタ _ック 247 =ヨ旨ト ′一′ ￣￣￣￣L‖■ _/一 / ` ′一一一 t∫ 0 (VU 80 70 10 (L■′E) 耳元 /･/ ￣ tp STR小1′′minw.c.pHL￣ト =･･-･･････､･-J !生ユニ竺ユ巴望+竺_ STRへ1′ノminlV.叩1-1Ⅰ￣ ′一一一一一一一一---■■■■-▼ STIミ■､0′ノmaxw.c.pLH ＼ _旦工旦_ニウニヱ空三_竺二日 80 100 120 140 160 パルス幅(n5) 180 200 図11 _{スタック/くルス幅依存性} ′ ∈ 60 50 40 召30 20 10 0■m∂X -1壬II ----L= 1二l卜30ns =12nn5 】1･R lOnsプ十ノブ_iリ㌫21 ブ.トロー7′:ル 1rml….C.pHい35【C 】′mj=･.亡.P 乞空戦牡+主‡_

〔ロト如い什

(芸) ご萄ご 20 40 60 aO lOO 120 140 160 180 200 臥1 川(ns) 図12 _{スタックストローブ位置裕度} 35℃までの出力を示した｡この温度範囲でほ出力は温度に対しゆるやかなこう配の直線関係を示し,準広温度域コアの特長がよく現われている｡また,電流変動,温度変動の組合せが最悪の状態になったときでも,30mVの"1”出力がでており,この種の高速コアを使用したスタックとしては出力が大きい｡デルタ雑音は駆動電流パルス幅にも影響されるので,スタックのパルス幅依存性を調べた｡図11がそれである｡HL十の条件で駆動されたとき,デルタ雑音("0''出力)およぴ"1”出力へのパルス幅の影響が顕著で表4 _{スタック電気的特性仕様} 標準駆動電流条件出力規格(標準駆動電流条件25℃) Ⅹ,Y 駆動電流駆動電流立上り,立下り時間賢区動電流パルス幅ストロープパルス 350ロユA 30ns 120ns(150ns*) 115∼165ns** "1”出力(W.C.p) "0”出力(W.C.p) スイッチングタイム 36mV以上 6mV以下 210ns以下** * Y読出L電流はⅩ読出し電流より30ns早く立上り同時に立￣Fる｡ ** Ⅹ読出し電流の立上り10%点より測定するり *** センス終端抵抗は200血中点接地｡あるが,本スタックはパルス幅120nsでは,余裕をもって使用可能である｡以上はストローブ点を固定した場合の出力特性であるが,ストローブ位置を変えた場合について,電流変動HL＋,LH￣,温度15℃, 35℃のもとでの出力特性を示したのが図12である｡"1”については35℃,HL＋のときが最も大きく,時間的に早く出力がでて,15℃, LH￣のときが最も小さく,おそい時点に出力がでる｡"0”については35℃,HL＋のときが最も大きい値を示している｡センスーアンプの弁別限界を"1”について25mV,"0”について12mVとすると,ストローブ位置裕度としては約30nsをもっている｡表4は開発したスタックの電気的仕様を示したものである｡

4.緒

言以上,16ミル2喜D方式高速コアメモリスタックの構造,電気的特性について述べた｡本スタックは準広温度域高出力コアを,プレーナアレ一方式によりアース板上にシリコーン樹脂で固定する構造を採用しているので,実装密度が高く,信顔性にすぐれ,15∼35℃ の温度範囲にわたって駆動電流を補正することなく,サイクルタイム0.45/JS以下で安定に動作する｡本スタックは工業技術院大型プロジェクトのパイロットモデル計算枚の主記憶装置にご試用いただき,0.45′`Sで動作中である｡2喜D方式コアメモリは,パーフォーマンス/コストが高いので,今後の高速大容量メモリとして期待される｡終わりに,本スタックの開発は日立製作所中央研究所,神奈川工場,茂原工場の密接な協力のもとに行なわれたものであり,中央研究所稲館研究員,神奈川工場橋本技師に負うところが大きいことを付記する｡ (1)T.J.Gi11igan Eし15,p.475 (2)D.W.Moore p.267(1966) 参茸文献

IEEE Trans.on Electronic Computers,

(Aug.1966)

Proc.Fa11Joint CoI℃puter Conference,