RS5C313 は、シリアル転送により時刻・カレンダの各デ−タをCPU に送出する超小型 CMOS リアルタイムクロック IC です。CPU との接続は３本の信号線で行い、割り込み発生機能により長時間（1 ヶ月）を含む、各種割り込みク ロックが選択できます。発振回路を定電圧駆動しているため、電圧変動が少なく、計時精度が高く、低消費電流 （TYP. 0.7μA ： 3V 時）を実現しています。また、パワ−オン時などでデ−タの有効判定に応用可能な、発振停止検 出機能を持っています。パッケ−ジは、超小型・薄型の8 ピンSSOP（0.65mm ピッチ）です。RS5C313 は小型化､低 消費電力化が要求される機器に最適なリアルタイムクロックです。 シリーズ品として、シリアルクロックの論理を逆にしたRS5C314 があります。
●計時電源電圧 1.6V ∼ 6.0V ●動作電源電圧 2.7V ∼ 6.0V ●低消費電流 0.7μA TYP. （1.5μA MAX.） 3V 時 ●CPU との接続： CE、SCLK、SIO の３本のみでアドレスを指定し、デ−タを読み書き可能 ●時計（時･分･秒）、カレンダ（うるう年･年･月･日･曜日）のカウンタ機能（BCD コ−ド） ●CPU に対する割り込み発生機能（周期 1 ヶ月∼ 1/1024Hz、割り込みフラグ、割り込み停止機能） ●時計に連動した割り込み機能により、ソフト的アラ−ム処理が可能 ●内部デ−タの有効無効判定のための発振停止検出機能 ●± 30 秒アジャスト機能 ●12/24 時間制の選択可能 ●2099 年までのうるう年の自動判別 ●CMOS 構造 ●パッケージ： 8 ピンSSOP（0.65mm ピッチ）
■
概要
■
ブロック図
■
特長
SEC. MIN. HOUR WEEK DAY MONTH YEAR OSCIN OSCOUT VDD VSS INTR OSC DIV OSC DETECT VOLTAGE REGULATOR ADDRESS DECODER INTERRUPT
CONTORL SHIFT REGISTER
I/O CONTROL ADDRESS REGISTER SIO SCLK CE TIME COUNTER
RS5C313
NO.JA-031-0208
拡販停止品
NO.JA-031-120404
CPU とインターフェイスを行う時に使用し、CE がH の時アクセス可能で す。システム電源 OFF 時および非アクセス時は、L またはオープンにして 下さい。（プルダウン抵抗内蔵｡）また、この端子を2.5 秒以上 H にすると、 強制的にINTR 出力より1Hz が出力されます。 （1.5 秒以下では出力されません｡発振周波数測定用｡） チップイネーブル入力 CE 1 このクロックに同期して、SIO 端子よりデータの入出力を行います。 シフトクロック入力 SCLK 2 書き込みデータ、または、読み出しデータをSCLK に同期して入出力しま す。CE がL の時は、ハイインピーダンスになります。 CE をL からH にして、SIO よりコントロールビット及びアドレスを入力し た後は、コントロールビットに従い、SIO は入力または出力になります。 シリアル入出力 SIO 3 CPU に対する周期的割り込みを出力します。 CE がL の時も動作します。Nch オープンドレイン出力です。 割込み出力 INTR 5
OSCIN − OSCOUT 間に 32.768kHz の水晶振動子を接続し、OSCIN − VSS 間に容量を外付けにして発振回路を構成します。 (その他の発振回路構成部品は内蔵しています。） 発振回路入出力 OSCIN OSCOUT 7 6 VDD にプラス電源を接続し、VSS を接地します。 正電源入力 負電源入力 VDD VSS 8 4 内 容 名 称 端子名 端子 No.
■
端子接続図
■
端子機能
1 2 3 4 CE SCLK SIO VSS 8 7 6 5 VDD OSCIN OSCOUT INTR ●8 ピンSSOP■
アプリケーション
●通信機器（多機能電話、携帯電話、PHS、ページャー）●OA 機器（FAX、携帯 FAX） ●PC（デスクトップ、ノート、ワープロ、PDA、電子手帳、TV ゲーム） ●AV 機器（ポータブルオーディオ、ビデオカメラ、カメラ、デジタルカメラ、リモコン） ●家電製品（炊飯器、電子レンジ）●その他（カーナビゲーション、多機能時計）拡販停止品
電源電圧 − 0.3 ∼＋ 7.0 V VDD 項 目 条 件 定 格 値 単 位 入力電圧 − 0.3 ∼＋ＶDD＋ 0.3 V VI 出力電圧 1 SIO − 0.3 ∼＋ＶDD＋ 0.3 V VO1 出力電圧 2 INTR − 0.3 ∼＋ 12 V VO2 最大消費電力 Topt＝ 25 ℃ 300 ｍＷ PD 動作周囲温度 − 30 ∼＋ 80 ℃ Topt 保存温度 − 40 ∼＋ 125 ℃ Tstg
■
絶対最大定格
記 号 動作電源電圧 V VDD 項 目 測 定 条 件 単 位■
推奨動作条件
記 号 6.0 MAX. 5.0 TYP. 2.7 MIN. 計時電源電圧 V VCLK 1.6 6.0 水晶発振周波数 kHz fXT 32.768 発振外付け容量 水晶 CL値＝ 6 ∼ 8pF pF CG 5 10 24 オフ時印加電圧 INTR V VPUP 10 （VSS＝ 0V） （VSS＝ 0V、Topt ＝− 30 ∼＋ 80 ℃） 絶対最大定格 絶対最大定格とは、いかなる条件の下でも、瞬時たりとも超過してはならない限界値で、また、どの２つの項目も同 時に達してはならない値を定めており、絶対最大定格値を超えて使用した場合、劣化または破壊する可能性があると いうもので、絶対最大定格内全てでの動作を保証するものではありません。拡販停止品
t
CES CE セットアップ時間 175 300 200 nst
CEH CE ホ−ルド時間 175 300 200 nst
CR CE リカバリ時間 350 600 400 nst
SCK SCLK クロック周期 350 600 400 nst
CKH SCLK クロック“H”時間 175 300 200 nst
CKL SCLK クロック“L”時間 175 300 200 nst
CKS SCLK クロックセットアップ時間 60 100 80 nst
RE デ−タ出力開始時間（SCLK の↑から） 120 200 135 nst
RR デ−タ出力遅延時間（SCLK の↑から） 120 200 135 nst
RZ 出力フロ−ティング時間 120 200 135 nst
DS 入力デ−タセットアップ時間 50 80 60 nst
DH 入力デ−タホ−ルド時間 50 50 50 nsMAX. MIN. MAX. MIN. VDD＝ 5 Ｖ± 10 ％ VDD＝ 3 Ｖ± 10 ％ VDD=5 Ｖ± 20 ％ MAX. MIN. 項 目
■
AC 電気的特性
記 号 単 位 （VSS＝ 0V、Topt ＝− 30 ∼＋ 80 ℃、CL=50pF） “Ｈ”入力電圧 0.8VDD VIH 項 目 測 定 条 件 MIN.■
DC 電気的特性
記 号 CE、SCLK、SIO 端 子 名 TYP. VDD MAX. V 単 位 “Ｌ”入力電圧 0 VIL CE、SCLK、SIO 0.2VDD V “Ｈ”出力電流 VOH＝VDD− 0.5V IOH SIO − 1 mA “Ｌ”出力電流 VOL1＝0.5V 1 IOL 1 SIO mA VOL2＝0.4V 2 IOL 2 INTR プルダウン抵抗 45 RDN CE 130 450 kΩ 入力リーク電流 VI＝VDDor VSS − 1 IILK SCLK 1 µA 出力オフリーク電流 V O＝VDDor VSS − 2 IOZ 1 SIO 2 µA VO＝10V − 5 IOZ 2 INTR 5 スタンバイ消費電流 1 VDD＝3V IDD 1 VDD 0.7 1.5 µA 入出力＝OPEN スタンバイ消費電流 2 VDD＝5.5V IDD 2 VDD 2 µA 入出力＝OPEN 内蔵発振容量 CD OSCOUT 10 pF 指定なき場合 : VSS＝ 0V､VDD＝ 5V ± 10 ％､Topt ＝− 30 ∼＋ 80 ℃､水晶＝ 32.768kHz（CL＝ 6pF､R1＝ 30kΩ）､CG＝ 10pF拡販停止品
■ タイミングチャート
入出力条件 VIH ＝0.8 × VDD VIL ＝ 0.2 × VDD VOH＝ 0.8 × VDD VOL ＝ 0.2 × VDD tSCK tCES tCKS tCEH tCR tRE tRZ tCKH tCKL tRR Read Data Write Data tDS tDH CE SCLK SIO Read cycleWrite cycle SIO
※）斜線部は“H”または“L”で可。
0 0 0 0 0 1 秒カウンタ S8 S4 S2 S1 1 0 0 0 1 10 秒カウンタ S40 S20 S10 2 0 0 1 0 1 分カウンタ M8 M4 M2 M1 3 0 0 1 1 10 分カウンタ − M40 M20 M10 4 0 1 0 0 1 時カウンタ H8 H4 H2 H1 5 0 1 0 1 10 時カウンタ − − P/A or H20 H10 6 0 1 1 0 曜日カウンタ − W4 W2 W1 7 0 1 1 1 割り込み周期レジスタ CT3 CT2 CT1 CT0 8 1 0 0 0 1 日カウンタ D8 D4 D2 D1 9 1 0 0 1 10 日カウンタ − − D20 D10 A 1 0 1 0 1 月カウンタ MO8 MO4 MO2 MO1 B 1 0 1 1 10 月カウンタ − − − MO10 C 1 1 0 0 1 年カウンタ Y8 Y4 Y2 Y1 D 1 1 0 1 10 年カウンタ Y80 Y40 Y20 Y10 E 1 1 1 0 制御レジスタ CTFG 12/24 WTEN/XSTP※ 3 ADJ/BSY※ 4 F 1 1 1 1 テストレジスタ − − − TEST D3 D2 D1 D0 デ ー タ※１ ※１）デ−タは、読み出し/書き込みとも可能。 ※２）−のデ−タは、書き込みはされません。また、読み出し時は０になります。 ※３）制御レジスタのWTEN/XSTP ビットは、書き込み時 WTEN で、読み出し時 XSTP です。 ※４）制御レジスタのADJ/BSY ビットは、書き込み時 ADJ で、読み出し時 BSY です。
ア ド レ ス A3 A2 A1 A0 内 容
アドレスの割り当て
1■
機能説明
−※ 2拡販停止品
CTFG 設 定 内 容
０ INTR ＝ OFF CT3ビットが１の時書き込み可 １ INTR ＝ L CT3ビットが１の時書き込み可
D3 D2 D1 D0
CTFG 12/24 WTEN ADJ (Write 時) CTFG 12/24 XSTP BSY (Read 時) 12/24 設 定 内 容 ０ 午前、午後表示の12 時間制 １ 24 時間制
2.1-1（ ADJ ）
ADJ 設 定 内 容 0 通常動作 1 秒桁合わせ2.1
制御レジスタ（ アドレス Eh）
レジスタの機能
2 ± 30 秒アジャストビット BSY 設 定 内 容 ０ 通常状態（桁上げ または アジャストなし時） １ 秒桁上げ または アジャスト時 時計･カレンダカウンタ BUSY 表示ビット WTEN 設 定 内 容 ０ 時計カウンタの１秒桁上げ停止 １ 時計カウンタの１秒桁上げ有効 時刻カウント動作の設定ビット XSTP 設 定 内 容 ０ 正常発振状態 １ 発振停止検出時 発振停止検出ビット 12/24 時間制表示選択ビット 割込みフラグビット 秒桁の補正用ビットで､１を書き込むと、 1） 00秒∼29秒表示の時 →秒以下のカウンタをリセットし、秒桁を00秒にする｡ 2） 30 秒∼ 59 秒表示の時 →秒以下のカウンタをリセットし、秒桁を00 秒にして､分桁を＋１する｡１を書き込み後、 BSYビットが最大122.1µsだけ１となる｡ （WTEN ビットが０の時は､WTEN ビットが１となった後からアジャスト動作を開始）拡販停止品
2.1-2（ BSY）
BSY ＝１の時はカウンタが更新中のため、時計･カレンダ−カウンタへの書き込みはBSY ＝０の時に行うこと。 また、通常はBSY ＝０の時に時計･カレンダを読み出すが、BSY をチェックしないで読み出す場合は、誤読み出しと ならないようなソフト処理が必要（11.3 時計・カレンダの読み出し参照）。BSY ＝１となる場合は、以下の３通り。 MAX. 122.1µs ADJに１を書き込み アジャスト終了 (1) ±30秒アジャスト時 (2) ＋１補正 (WTEN=0→1の時、1秒桁上げ 補正ありの場合) (3) 通常の1秒桁上げ時 MAX.91.6µs WTENに１を書き込み ＋１補正終了 91.6µs 秒桁への桁上げパルス終了2.1-3（ WTEN）
時計･カレンダの書き込み時、WTEN ＝０にしてBSY ＝０を確認して書き込みを行う。また、同読み出し時は、同 様にWTEN ＝０にしBSY ＝０の時に読み出すか、またはWTEN ＝１のままBSY チェックなしで読み出す場合には、 ２度読みなどの誤読み出し対策が必要（11.3 時計・カレンダの読み出し参照）。読み書き動作後は、WTEN ＝１に 戻すか、CE 端子をL にすると、WTEN は自動的に１にセットされる。また、WTEN ＝０の時に1 秒桁上げがあった 場合は、WTEN が１になった時点で＋１補正される。2.1-4（ XSTP）
水晶発振の動作停止検出用ビット。CE 端子がL の時に、最初の電源オン後または電源電圧低下で一度発振が停止す ると１になり、発振再開後も維持される。CE 端子がH の時は、発振停止検出は行われずに、CE がL の時のXSTP ビ ットの内容が保持される。パワ−オン後、または電源電圧低下による時計･カレンダデ−タの有効無効判定に応用可 能。制御レジスタ（アドレスEh）に書き込みを行うと、XSTP ビットは０になる。（正常発振時）2.1-5（12/24）
時間桁表示表 (ＢＣＤコ−ド) 00 12(AM12) 12 32(PM12) 01 01(AM 1) 13 21(PM 1) 02 02(AM 2) 14 22(PM 2) 03 03(AM 3) 15 23(PM 3) 04 04(AM 4) 16 24(PM 4) 05 05(AM 5) 17 25(PM 5) 06 06(AM 6) 18 26(PM 6) 07 07(AM 7) 19 27(PM 7) 08 08(AM 8) 20 28(PM 8) 09 09(AM 9) 21 29(PM 9) 10 10(AM10) 22 30(PM10) 11 11(AM11) 23 31(PM11) 24 時間制 12 時間制 24 時間制 12 時間制 12/24 時間の設定は、時刻合わせの前に行うこと。 (電源オン後の初期設定時などに設定する) 注 意 ただし、WTEN=0 になる期間が1/1024 秒を超える場合は正確な補正がされない場合があります。（11.3 時計・カレン ダの読み出し参照）拡販停止品
０ ＊※ 1 ０ ０ OFF 割り込み停止 ０ ＊ ０ １ ON INTR=L 固定 ０ ＊ １ ０ 0.977ms 周期 0.977ms（1/1024Hz)DUTY50 ％ ※２ ０ ＊ １ １ 0.5s 周期 0.5s（1/2Hz) ※３ １ ０ ０ ０ 1 秒 毎秒 ※４ １ ０ ０ １ 10 秒 毎 10 秒（00,10,20,30,40,50 秒表示時) ※４ １ ０ １ ０ 1 分 毎分（00 秒) ※４ １ ０ １ １ 10 分 毎 10 分（00 秒)（00,10,20,30,40,50 分表示時) ※４ １ １ ０ ０ 1 時間 毎時（00 分 00 秒) ※４ １ １ ０ １ 1 日 毎日（午前 0 時 00 分 00 秒) ※４ １ １ １ ０ 1 週 毎週（0 週午前 0 時 00 分 00 秒) ※４ １ １ １ １ 1 月 毎月（1 日午前 0 時 00 分 00 秒) ※４ ※１） ＊は、０または１ 備 考
2.1-6（CTFG）
割り込み出力時（INTR=L）に１となる。 パルスモ−ド割り込み（CT3=0）と、レベルモ−ド割り込み（CT3=1）の２種類。CTFG は、CT3＝１の時のみ書き込み可能で、１を書き込むとINTR ＝ L、０を書き込むとINTR ＝ OFF となる。
0.977ms CTFG INTR 割り込み周期レジスタ CT3 CT2 CT1 CT0 INTR 出力 注 0.5s 0.488ms CTFG INTR 割り込み (秒カウントアップ) 割り込み (秒カウントアップ) CTFGに０書き込み CTFG INTR ※２） ※３） ※４）
拡販停止品
D3 D2 D1 D0 ＊ ＊ ＊ TEST （Write 時） 0 0 0 0 （Read 時）※ 1 TEST 設 定 内 容 0 テストモード 1 通常動作モード
2.2 割り込み周期レジスタ（アドレス 7h）
D3 D2 D1 D0 CT3 CT2 CT1 CT0 （Write 時） CT3 CT2 CT1 CT0 （Read 時） INTR 出力の割り込み周期および出力モ−ド選択ビット※ 1 テスト用ビット※ 2 ※ 1） （CT3∼ CT0） INTR の割り込み周期、および出力モ−ドを選択する。 パルスモ−ド割り込み（CT3＝０）と、レベルモ−ド割り込み（CT3＝１）の2 種 類選択可能。 割り込み周期、および、出力モードは制御レジスタのCTFG ビットを参照。2.3 テストレジスタ（アドレス Fh）
※ 1） 書き込み専用ビットのため、読み出し時 0 となる。 ※ 2） (TEST) 通常動作時は､１に固定する。 CE 端子＝ L の時に、TEST は１に自動的にセットされる。拡販停止品
D3 D2 D1 D0 ＊ Ｗ4 Ｗ2 Ｗ1 （Read/Write 時）曜日カウンタ 1） ＊印は、Read 時０で、Write 時デ−タは書き込みされない。 2） WTEN ＝０（制御レジスタ）の時は、秒カウンタからの1 秒桁への桁上げは停止される。 3） 桁表示 秒 00 ∼ 59 で 59 → 00 の時、分桁へ桁上げ （BCD コ−ド) 分 00 ∼ 59 で 59 → 00 の時、時桁へ桁上げ 時 12/24 ビットを参照 （PM11 → AM12)または（23 → 00）で、日および曜日桁へ 桁上げ 4） 存在しない時刻が書き込まれた状態で下位より桁上げがあると、カウンタが誤動作する原因 となるため、正しい値に書き直すこと。 D3 D2 D1 D0 S8 S4 S2 S1 （Read/Write 時）時刻１秒桁 （アドレス 0h） ＊ S40 S20 S10 （Read/Write 時）時刻 10 秒桁 （アドレス 1h） M8 M4 M2 M1 （Read/Write 時）時刻１分桁 （アドレス 2h） ＊ M40 M20 M10 （Read/Write 時）時刻 10 分桁 （アドレス 3h） H8 H4 H2 H1 （Read/Write 時）時刻１時桁 （アドレス 4h） ＊ ＊ P/A or H20 Ｈ10 （Read/Write 時）時刻 10 時桁 （アドレス 5h）
3.1 時計用カウンタ（ アドレス 0h ∼ 5h）
カウンタの機能
3 1） ＊印は、Read 時０で、Write 時デ−タは書き込みされない。 2） 1 日桁への桁上げ時に＋１される。 3） 曜日表示（７進アップカウント） （Ｗ 4 Ｗ 2 Ｗ 1）＝（０００）→（００１）→･････→（１１０）→（０００） 曜日とカウント値の対応は、ユ−ザ−にて設定可能（例：日曜日＝０００など） 4） （Ｗ 4 Ｗ 2 Ｗ 1）＝（１１１）は、書き込まないこと。3.2 曜日カウンタ（ アドレス 6h）
拡販停止品
1） ＊印は、Read 時 0 で、Write 時データは書き込みされない。 2） オートカレンダ機能により、桁表示（BCD コード）は、 日桁 1 ∼ 31（1、3、5、7、8、10、12 月） 1 ∼ 30（4、6、9、11 月） 1 ∼ 29（2 月 うるう年） 1 ∼ 28（2 月 通常年） カウント値が1 に戻る時に月桁へ桁上げ 月桁 1 ∼ 12 で、カウント値が1 に戻る時に年桁へ桁上げ 年桁 00 ∼ 99 で、00、04、08、･････、92、96 がうるう年となる。 3） 存在しない年月日が書き込まれた状態で下位より桁上げがあると、カウンタが誤動作する原 因となるため、正しい値に書き直すこと。 D3 D2 D1 D0 D8 D4 D2 D1 （Read/Write 時）カレンダ1 日桁 （アドレス 8h） ＊ ＊ D20 D10 （Read/Write 時）カレンダ10 日桁 （アドレス 9h） MO8 MO4 MO2 MO1 （Read/Write 時）カレンダ1 月桁 （アドレス Ah） ＊ ＊ ＊ MO10 （Read/Write 時）カレンダ10 月桁 （アドレス Bh） Y8 Y4 Y2 Y1 （Read/Write 時）カレンダ1 年桁 （アドレス Ch） Y80 Y40 Y20 Y10 （Read/Write 時）カレンダ10 年桁 （アドレス Dh）
3.3 カレンダ−カウンタ（ アドレス 8h ∼ Dh）
拡販停止品
リアルタイムクロックにアクセスする場合、CE をL からH にしてCPU インターフェイスを有効にした後、SCLK に同 期してSIO に設定データ（コントロールビット、アドレスビット）を入力します。入力されるデータは、SCLK の立 ち下がりに同期して内部に取り込まれます。データを読み出す場合は、コントロールビットにより、読み出しモード に設定します。 1.1 読み出しフロー 1. CE をL からH にする。 2. SIO より、4 ビットのコントロールビット（最初のビットは無視される）と、4 ビットの読み出しアドレスを入力。 この時コントロールビットは、R/W ＝ AD ＝１、DT ＝０を指定する（SCLK のクロック1A ∼ 8A）。 3. 下図のSCLK のクロック2B の立ち上がりより、SIO は出力モードとなり、クロック5B の立ち上がりから指定した アドレスのデータが､MSB より4 ビット分送出される（SCLK のクロック1B ∼ 8B）。 4. その後､クロック 1C の立ち上がりで SIO は入力モードに戻り､クロック 1C 以降は､クロック 1A と同様にコント ロールビット､アドレスビットを書き込む。 5. 読み出し終了時は､CE をH からL にする。（8 番目のクロックの立ち下がりから
t
CEH後） （読み出し後､引き続いて書き込みを行う場合は､CE をH のまま下図のクロックの1C 以降でコントロールビット を書き込みモードにして書き込み可能。） 1 の時読み出しモード、０の時書き込みモードとなる。 DT ＝０でAD ＝１の時、次に続くデータをアドレスレジスタに書き込む。上記 以外の時は、アドレスの書き込みは行われない。 R/W ＝ AD ＝０でDT ＝１の時は、直前に設定されているアドレスレジスタの 指定アドレスにデータを書き込む。上記以外の場合は、書き込みは行われない。 機能説明のアドレス表のアドレスをMSB → LSB の順に入力する。 ●コントロールビット R/W ： AD ： DT ： ●アドレスビット A3 ∼ A0 ：■
使用方法
データの読み出し
1 1A 2A 3A 4A 5A 6A 7A 8A 1B 2B 3B 4B 5B 6B 7B 8B 1C 2C 3C R/W AD DT A3 A2 A1 A0 ◎ − − − D3 D2 D1 D0 ◎ R/W AD ＊ ＊ CE SCLK SIOへ の入力 SIOから の出力 シフトレジスタ に読み込み アドレスレジスタ に書き込み コントロール ビットセット コントロール ビット アドレスビット (Hi-z) (Hi-z) (Hi-z) 読み出しデータ SIOを 出力に データを シフト SIOを 入力に （内部処理）＊はDon't care、ーはデータ不明、◎はH、L またはHi-z で可。斜線部はH またはL
リアルタイムクロックにデータを書き込む場合、前項のデータの読み出しと同様にして、SIO より設定データ（コン トロールビット、アドレスビット※）を入力し、コントロールビットにより書き込みモードに設定します。 ※）コントロールビット,アドレスビットは、前項データの読み出しを参照 ●データビット D3 ∼ D0 ：機能説明のカウンタ・レジスタへの書き込みデータをMSB → LSB の順に入力する。 2.1 書き込みフロー 1. CE をL からH にする。 2. SIO より、4 ビットのコントロールビット（最初のビットは無視される）と、4 ビットの書き込みアドレスを入力。 この時コントロールビットは、R/W ＝ DT ＝０、AD ＝１を指定する。（SCLK のクロック1A ∼ 8A）
3. 次に書き込みデータを入力するため、コントロールビットと4 ビットの書き込みデータ（MSB → LSB の順）を入力。 この時コントロールビットはR/W ＝ AD ＝０、DT ＝１を指定する。（SCLK のクロック1B ∼ 8B） 4. 続けてデータを書き込む場合、クロック1C 以降はクロック1A と同様にコントロールビット,アドレスビットを書き 込む。 5. 書き込み終了時は、R/W ＝ AD ＝ DT ＝０のコントロールビットをセット後（SCLK の5 番目のクロックの立ち下 がり以降）か、データ書き込み完了後に、CE をH からL にする。（8 番目のクロックの立ち下がりから
t
CEH後）データの書き込み
2 1A 2A 3A 4A 5A 6A 7A 8A 1B 2B 3B 4B 5B 6B 7B 8B 1C 2C 3C R/W AD DT A3 A2 A1 A0 R/W AD DT D3 D2 D1 D0 R/W AD ＊ ＊ ＊ ＊ CE （内部処理） SCLK SIO への 入力 SIOから の出力 シフトレジスタ に読み込み アドレスレジスタ に書き込み コントロール ビットセット データ書き込み 完了 コントロール ビットセット コントロール ビット アドレスビット コントロール ビット データビット (Hi-z) (Hi-z) ＊はDon't care。斜線部はH またはL拡販停止品
1）CE 入力がH の時、SCLK、SIO 端子がイネーブル状態となり、SCLK のクロック入力に同期して、SIO よりデータの読み出 し/書き込みをシリアルに行います。 2）CE 入力がＬまたはオープン時は、SCLK、SIO 端子はディスエーブル状態でハイインピーダンスとなり、また、内部のシフ トレジスタなどのインターフェイス用回路が、リセットされます。 3）本 IC にアクセスしない時は、CE 端子はＬまたはオープンにしておいて下さい。CE 端子はプルダウン抵抗内蔵です。 4）システム電源のパワーダウン時（バッテリーバックアップ時）には、バッテリーの消耗を抑えるために、CE 入力のＬレベ ルは極力 VSSレベルとなっていることが必要です。 5）主に発振周波数の測定用として、CE 入力を2.5 秒以上Ｈレベルにすると、強制的にINTR 出力より1Hz が出力されます。 1.5 秒未満のH レベルでは出力されません。
6）発振停止検出動作は、CE 端子がＬの時に行われます。CE 端子がＨの時は発振停止検出は行わずに、CE がＨとなる直前 のXSTP（発振停止検出ビット）の内容が保持されます。
CE 端子
3 SCLK SIO CE シフトクロック アドレス、 書き込みデータ 読み出しデータ 読み出し制御 制御 注 意 0V からの電源オン時には、CE 端子は必ず一度 L またはオープンの状態となるようにして下さい。拡販停止品
発振回路の構成
4 RF RD CD OSCIN OSCOUT 32kHz VDD VDD CG VSS A 8 7 6 外付け素子例 Ｘ'tal ： 32.768kHz （R1＝ 30kΩ） （CL＝ 6pF ∼ 8pF） CG＝ 8pF ∼ 20pF 内蔵素子の値 RF＝ 15MΩ （TYP.） RD＝ 60kΩ （TYP.） CD＝ 10pF （TYP.） 発振回路はＶSSを基準とした、約 1.5V の定電圧回路で駆動しています。 そのため、発振波形はＶSSよりプラス側で約 1.5VP-P前後の波形です。 発振回路まわりの実装上の注意事項 その他の注意事項 1）水晶振動子 CGはできるだけIC の近くに配置してください。 2）発振回路の近くに（ 特に図の← A →の区間）信号ライン・電源ラインを通さないで下さい。 3）OSCIN,OSCOUT 端子とPCB 基板間の絶縁抵抗は、できるだけ高くして下さい。 4）OSCIN,OSCOUT の配線は長い平行線にしないで下さい。 5）結露は水晶発振停止などのエラ−の原因になりますので、充分注意して下さい。 1）外部よりOSCIN にクロック（32.768kHz）を入力する場合 DC 結合 ･････入力レベルが合わないため禁止です。 AC 結合 ･････可能ですが、ノイズなどにより発振停止検出動作で誤検出する可能性が考えられますので、発振停 止検出機能の動作保証はできません。 2）RS5C313 の発振出力（OSCOUT）で他のIC を駆動することは、発振特性の安定化のため、行わないで下さい。拡販停止品
XSTP ビットを０にした後（制御レジスタにデータ書き込み後）、XSTP ビットをモニターすることにより、発振停止 の検出が可能です。発振停止を検出した時、XSTP ビットは０から１にセットされます。これにより、時計データが 有効か無効かの判定に応用可能です。
発振停止検出
5 制御レジスタに データを書き込み (発振ありの時) 0Vからの 電源ON 発振再開 発振停止 ※１ ※２ XSTP ＸＳＴＰビット使用上の注意事項 ※ 1） CE 端子がＬの時、0V からの電源 ON でXSTP ビットは１にセットされます。ただし、 瞬断の場合は動作しない場合が考えられますので注意が必要です。CE 端子がＨの時 は発振停止検出は行わずにCE がＬの時のXSTP ビットの内容が保持されます。 ※ 2） 一度発振停止を検出すると、発振が再開しても１を維持します。電源回路例
6 OSCIN OSCOUT VDD VSS R S 5 C 3 1 3 B A システム 電源電圧 INTR 1）発振回路の容量はVSS に接続して下さい。 2）パスコンはIC の真近に設置し、高周波数用と低周波数用を並 列に入れて下さい。 3）INTR 端子のプルアップ抵抗は、バッテリーバックアップ時の 使い方により、接続位置に注意して下さい。 ●バッテリーバックアップ時、使用しない ･････左図のA の接続 ●バッテリーバックアップ時も、使用する ･････左図のB の接続 4） 電源オン/オフとCE 端子のタイミングは下図を参照して下さい。 C 0V VDD CE D 0.2VDDMIN. 0μs MIN. 0μs MIN. 0μs
C､D､E : CPUの動作電圧の下限の電圧 0.2VDD 0.2VDD バッテリー電圧 システム電源電圧 E 1） VDD瞬断の防止 2） 水晶発振部結露の防止 3） 発振部への基板上でのノイズ防止 4） 各端子へ最大定格以上の電圧印加の防止 により、発振停止検出動作の誤検出防止は、確実に行っておいて下さい。
拡販停止品
7.1 発振周波数の測定
発振周波数の調整
7 INTR OSCOUT OSCIN VDD CE VSS 32kHz ＋5Vまたは3V 周波数 カウンタ CG 1）CE 入力を一度 L、またはオープンの状態にしてからH にする と、約 2.5 秒以降にINTR 出力から1Hz 信号が出力されます。 その信号を周波数カウンタで測定します。 2）周波数カウンタは6 桁以上（1ppm オ−ダ−）のものをご使 用下さい。 3）OSCIN − VSS 間にＣGを、また、INTR 出力はVDD にプル アップして下さい。 水晶振動子の選択 NG OK OK NG CGを固定 (固定容量使用時) (可変容量使用時) 水晶のCL値 を変更 CGの最適化 終了 終了 CGの可変容量を固定 可変容量の中心値の最適化 可変容量で周波数を微調整 水晶のCL値 を変更 ※ 1） IC と水晶のマッチング調整を行うため、水晶メ−カ−にお問い合わせのうえ、水晶のCL 値（負荷容量）、R1値（等価直列抵抗）を決定して下さい。 水晶の特性値は、CL値＝ 6 ∼ 8pF、R1値＝ 30kΩ（TYP.）が推奨値です。 ※ 2） 浮遊容量の影響も考えて、実 PCB 基板にて、最適となるCGの容量値を選定します。 CG値は、5pF ∼ 24pF 程度（8 ∼ 20pF 推奨）が目安です。もし、周波数が合わない時は、 水晶のCL値を変更して下さい。 ※ 3） 可変容量の回転角を、中心より容量値がやや小さくなるようにして、発振周波数と可変 容量のセンタ−値の確認をします。（容量値が小さい時の方が周波数変化量が大きいため、 可変容量の中心値容量は、実際の容量値の1/2 の値より小さめにすることを推奨します。） 周波数が極端にズレている場合には、水晶のCL値を変更して下さい。7.2 発振周波数の調整
※ 1 ※ 2 ※ 3 ※ 3 発振周波数調整後、周囲温度・電源電圧変動により発振周波数は変動しますので、特性測定例を参照して下さい。 参 考 32kHz 水晶振動子は、周囲温度 20 ∼ 25 ℃を中心にして、それより上がっても 下がっても時計が遅れますので、常温において発振周波数を若干速くなるよう に調整、または設定されることを推奨します。拡販停止品
0 ＊ 0 0 OFF 割り込み停止 0 ＊ 0 1 ON INTR ＝ L 固定 0 ＊ 1 0 0.977ms 周期 0.977ms（1/1024Hz）DUTY50 ％ 0 ＊ 1 1 0.5s 周期 0.5s（1/2Hz） 1 0 0 0 1 秒 毎秒 1 0 0 1 10 秒 毎 10 秒（00,10,20,30,40,50 秒表示時） 1 0 1 0 1 分 毎分（00 秒） 1 0 1 1 10 分 毎 10 分（00 秒）（00,10,20,30,40,50 分表示時） 1 1 0 0 1 時間 毎時（00 分 00 秒） 1 1 0 1 1 日 毎日（午前 0 時 00 分 00 秒） 1 1 1 0 1 週 毎週（0 週午前 0 時 00 分 00 秒） 1 1 1 1 1 月 毎月（1 日午前 0 時 00 分 00 秒） 備 考
8.1 割り込み周期の選択
割り込み周期レジスタにより、パルスモード割り込み（CT3＝０）とレベルモード割り込み（CT3＝１）を選択します。 割り込み周期レジスタ CT3 CT2 CT1 CT0 INTR 出力 INTR 出力と割り込み周期レジスタ、CTFG ビットにより、CPU に対する一定周期の割り込みを使用することが出来 ます。（INTR は、Nchオープンドレイン出力）割り込み
8 ※ 18.2 パルスモ−ド割込み
CT3ビット＝０の場合で、OFF,ON,1024Hz,2Hz を選択できます。CTFG ビットは出力モニタ用で、書き込みは出 来ません。 T1 0.488ms CTFG INTR8.3 レベルモ−ド割込み
CT3ビット＝１の場合で、時計に連動して1 秒毎∼ 1 月毎までの周期を選択出来ます。CTFG ビットは、書き込み可能で、１を書込むとINTR ＝ L、０を書き込むとINTR ＝ OFF となります。
割り込み (秒カウントアップ) 割り込み (秒カウントアップ) CTFGに０書き込み CTFG INTR 1024Hz : T1 ＝ 0.977ms 2Hz : T1 ＝ 500ms ※ 1） ＊は、0 または1
拡販停止品
周辺回路例
9 VCC VSS OSCIN OSCOUT VDD VSS INTR CE SCLK SIO C P U R S 5 C 3 1 3 システム 電源電圧 B A システム 電源電圧 1） 発振回路の容量はVSS に接続して下さい。 2） パスコンはIC の真近に設置し、高周波数用と低周波数用を並列に入れて下さい。 3） INTR 端子のプルアップ抵抗は、バッテリーバックアップ時の使い方により、接続位置 に注意して下さい。 バッテリーバックアップ時、使用しない･････左図のA の接続 バッテリーバックアップ時も、使用する･････左図のB の接続拡販停止品
特性例（TYP.品）
10 OSCIN OSCOUT INTR VSS VDD A CG X ' t a l VDD 周波数カウンタ10.1 スタンバイ消費電流対 CG
特性例
10.2 スタンバイ消費電流対 VDD
特性例
VDD＝3V C G＝10pF CG＝ 10pF X'tal : R1＝ 30kΩ、CL＝ 6pF Topt＝ 25 ℃ 入力端子 : VDD or VSS 出力端子 : オープン10.3 動作時消費電流対 SCLK 入力周波数特性例
10.4 スタンバイ消費電流対温度特性
VDD＝3V VDD＝5V VDD＝3V VDD＝5V CG (pF) 0 10 20 30 2.0 1.0 0 スタンバイ 消費電流 I DD （ µ A）V
DD (V) 0 2 4 6 2.0 1.0 0 スタンバイ 消費電流 I DD （ µ A） SCLK 入力周波数 (MHZ) 0.01 0.1 1 10 1 0.1 0.01 0.001 動作時消費電流 I OPR （mA） 温度 Topt（℃） − 40 − 20 0 20 40 60 80 100 2 1 0 スタンバイ 消費電流 I DD （ µ A） CG＝ 10pF Topt＝ 25 ℃ Topt＝ 25 ℃ Topt＝ 25 ℃拡販停止品
10.5 発振周波数偏差対 CG特性例（CG
＝ 10pF 基準）
10.6 発振周波数偏差対 VDD
特性例（VDD＝ 4V 基準）
10.7 発振周波数偏差対温度特性例（T
opt＝ 25 ℃基準）
10.8 発振開始時間対 VDD
特性例
10.9 Nch オープンドレイン出力 IDS
対 VDS
特性例
CG＝20pF CG＝10pF VDD＝3V VDD＝5V CG (pF) 0 10 20 30 80 60 40 20 0 − 20 − 40 発振周波数偏差 Δ f/f0（ppm） VDD (V) 0 1 2 3 4 5 6 1 0 − 1 − 2 − 3 − 4 発振周波数偏差 Δ f/f0（ppm） 温度 Topt（℃） − 40 − 20 0 20 40 60 80 100 10 0 − 10 − 20 − 30 − 40 − 50 − 60 − 70 − 80 発振周波数偏差 Δ f/f0（ppm） VDD (V) 0 1 2 3 4 5 6 1.0 0.5 0 発振開始時間（s） VDS (V) 0 0.5 1.0 1.5 2.0 50 40 30 20 10 0 Nch オープンドレイン出 力 I DS （mA） VDD＝ 3V、Topt＝ 25 ℃ CG＝ 10pF、Topt＝ 25 ℃ Topt＝ 25 ℃ Topt＝ 25 ℃ VDD＝ 3V、CG＝ 10pF拡販停止品
ス タ ー ト XSTP＝0? BSY＝0? 割り込み周期レジスタ←0h 制御レジスタ←3h、7h 制御レジスタ←0h、4h 時計・カレンダの書き込み 割り込み周期の設定 ウェイト or 他の処理 電 源 オ ン YES No YES NO ※1 ※2 ※3 ※4 ※6 ※5
11.1 電源オン時の初期化手続き
ソフト処理例
11 ※ 1） 電源オン直後はCE ＝ L にして下さい。 ※ 2） 発振検出（デ−タ有効判定）をしない時は、XSTP ビットのチ ェックは不要です。※ 3） INTR 出力は電源オン時不定のため、INTR をOFF にします。 ※ 4） 12 時間表示の時 3h 24 時間表示の時 7h ADJ ←１で発振チェックを行います。 ※ 5） 0V からの電源オン時には、発振開始してからBSY ビットが0 にな るまでおよそ0.1 ∼ 2 秒位かかります。また、発振動作が異常と なった時にこのループから抜け出せるような処理を入れて下さい。 ※ 6） 12 時間表示の時 0h 24 時間表示の時 4h 制御レジスタに書き込みを行なうと、XSTP ＝ 0 となります。
11.2 時計・カレンダの書き込み
XSTP ビット使用上の注意事項 BSY=0? 時計カウンタ･ カレンダカウンタに書き込み CE＝L ウェイト or 他の処理 CE＝L 制御レジスタ←0h, 4h CE＝H YES NO ※1 ※2 ※3 ※4 ※ 1） CE ＝ H の後は、CE ＝ L の処理が来るまではH のままにして下 さい。（CE ＝ L でWTEN ビットが１になるため） ※ 2） 12 時間表示の時 0h 24 時間表示の時 4h ※ 3） BSY ＝１の期間は最大 122.1µs です。 ※ 4） CE ＝ L でWTEN ビットが1 となり、時計・カレンダに書き込み中 に1 秒桁上げがあった場合は、＋ 1 秒補正されます。1 秒桁上げ が2 回あった場合は、＋ 1 秒補正のみのため、時計が遅れます。 XSTP ビット使用時は、 1） 発振部の結露防止 2） 電源の瞬断防止 3） 発振部へのクロックノイズなどの飛び込み防止 4 ）IC の各端子への定格以上の電圧印加防止 により、発振動作の安定化を確実に行って下さい。拡販停止品
注 意
11.3 時計・カレンダの読み出し
CTFG＝1? 時計・カレンダを読み出し 他のICから の割り込み 処理 CPUに割り込み発生 制御レジスタ←2h、6h YES NO ※6 ※7 ※8 ※ 1） CE ＝ H の後は、CE ＝ L の処理が来るまではH のままにして下 さい。（CE ＝ L でWTEN ビットが１になるため） ※ 2） 12 時間表示の時 0h 24 時間表示の時 4h ※ 3） BSY ＝ 1 の期間は最大 122.1µs です。 ※ 4） CE ＝ L でWTEN ビットが１となり、時計・カレンダに書き込 み中に 1 秒桁上げがあった場合は、＋ 1 秒補正されます。1 秒 桁上げが2 回あった場合は、＋ 1 秒補正のみのため、時計が遅 れます。 ※ 5） 分桁以上が必要の場合は、1 秒桁を分桁に置き換えて下さい。 （必要桁の最下位桁を2 度読みする方法） ※ 6） RS5C313 の割込みをレベルモ−ド（CT3＝１）に設定して下 さい。 ※ 7） 12 時間表示の時 2h 24 時間表示の時 6h ※ 8） 割り込み発生後より、割り込み周期以内に読み出しを完了させ て下さい。（例： 1 秒以内）11.3-1
11.3-3
BSY＝0? CE＝L ウェイト or 他の処理 CE＝L 制御レジスタ←0h、4h 時計・カレンダを読み出し CE＝H YES NO ※1 ※2 ※3 ※411.3-2
時計・カレンダを読み出し １秒桁を再読み出し １秒桁は２度一致 時計１秒桁読み出し NO YES ※5 ※5 ※5 11.3-1 の方法で読み出す場合、WTEN が0 となってから1 となるまでの時間は1/1024 秒（約 1ms）以下にして下さい。 また、CE=L とすると、WTEN ビットが1 になるので同様の注意が必要です。1/1024 秒より多くかかる場合には11.3-2、 または、11-3-3 の方法で読み出して下さい。拡販停止品
11.4 ± 30 秒補正（時報合わせ）
制御レジスタ←3h、7h ※1 ※ 1） 12 時間表示の時 3h 24 時間表示の時 7h ADJ に１を書き込みます。（ADJ に１を書き込み後、最大 122.1µs の間はBSY が１になります｡）11.5 発振開始の判定
XSTP＝0? 発 振 あ り ウェイト or 他の処理 電 源 オ ン 制御レジスタ←2h、6h YES NO ※2 ※4 ※3 ※ 2） 0V からの電源オン時、XSTP ビットは、１にセットされます。 ※ 3） 発振立上がり時間は、およそ0.1 ∼ 2 秒前後かかります。発振 動作異常時に、ル−プから抜け出せる処理を入れて下さい。 ※ 4） 12 時間表示の時 2h 24 時間表示の時 6h11.6 割り込み処理
CTFG＝1? 周期的割り込み処理 他のICから の割り込み 処理 CPUに割り込み発生 制御レジスタ←2h、6h 割り込み周期レジスタ設定 YES NO ※5 ※6 ※ 5） 割り込み周期レジスタは、レベルモード（CT3＝１）に、設定 します。 ※ 6） 12 時間表示の時 2h 24 時間表示の時 6h XSTP ビット使用上の注意事項（a） 周期的（1 秒毎∼ 1 ヶ月毎）割り込み
XSTP ビット使用時は、 1） 発振部の結露防止 2） 電源の瞬断防止 3） 発振部へのクロックノイズなどの飛び込み防止 4） IC の各端子への定格以上の電圧印加防止 により、発振動作の安定化を確実に行って下さい。拡販停止品
CTFG＝1? 時計の読み出し 他のICから の割り込み 処理 CPUに割り込み発生 制御レジスタ←2h, 6h 割り込み周期レジスタ←□h YES YES NO 一致? NO ※2 ※3 ※4 ※ 1） この方法例は、CPU にアラ−ム時刻を記憶しておき、割り込み により時計とアラ−ム時刻の一致と調べる方法です。 ※ 2） □ h は、最初 Ch（1 時間毎）に設定し、※ 4 の一致する度に Ch → Bh → Ah （ → 9h → 8h） 1 時間毎 10 分毎 1 分毎 （10 秒毎 1 秒毎） のように、割り込み周期レジスタの設定を変更します。 ※ 3） 12 時間表示の時 2h 24 時間表示の時 6h ※ 4） 時計とアラ−ム時刻の一致を判定します。 割り込み設定 一致判定の桁 Ch 10 時、1 時桁 Bh 10 分桁、（10 時、1 時） Ah 1 分桁、（10 時、1 時、10 分） （9h） 10 秒桁、（10 時∼ 1 分） （8h） 1 秒桁、（10 時∼ 10 秒）
