ADA4899-1: ユニティ・ゲインで安定動作、超低歪み、1 nV/√Hz 電圧ノイズ、高速オペアンプ

1nV/

Hz

電圧ノイズ、高速オペアンプ

特長

ユニティ・ゲインで安定動作 超低ノイズ：1nV/ 、2.6pA/ 超低歪み：−117dBc＠1MHz 高速 −3dB帯域幅：600MHz（G＝＋1） スルーレート：310V/µs オフセット電圧：230µV（max） 低入力バイアス電流：100nA 広い電源電圧範囲：5∼12V 電源電流：14.7mA 高性能ピン配置 ディスエーブル・モード

アプリケーション

A/Dドライバ 計測機器 フィルタ IFおよびベースバンド・アンプ DACバッファ 光エレクトロニクス

接続図

図1. 8ピンLFCSP_VD（CP-8-2） 図2. 8ピンSOIC_N_EP（RD-8-1） 2 0 0-0 2 7 5 0 1 FEEDBACK ADA4899-1 2 –IN 3 +IN –VS 4 DISABLE 8 +VS 7 VOUT 6 –VS 5 1 0 0-0 2 7 5 0 1 DISABLE ADA4899-1 2 FEEDBACK NC＝無接続 3 –IN +IN 4 +VS 8 VOUT 7 NC 6 –VS 5 Hz Hz

ADA4899-1

REV. A 本   社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2006 Analog Devices, Inc. All rights reserved.

概要

ADA4899-1は、超低ノイズ（1nV/ ）、超低歪み（＜−117dBc ＠1MHz）、ユニティ・ゲインで安定動作の電圧帰還型オペアン プで、16/18ビット・システムに最適です。高い直線性をもつ 低ノイズ入力段と補償機能を備えており、ユニティ・ゲイン時 でも高スルーレートと低ノイズを達成します。アナログ・デバ イセズ独自の次世代XFCBプロセスと革新的な回路設計によ り、この高性能アンプが実現しました。 ADA4899-1は、わずか15mAの電源電流により、画期的な性能 レベルで100Ωの負荷を駆動します。広い電源電圧範囲（4.5∼ 12V）、低オフセット電圧（最大230µV）、広帯域幅（600MHz）、 高スルーレート（310V/µs）により、最も要求の厳しいアプリ ケーションで機能するように設計されています。入力バイアス 電流キャンセル・モードも備えており、入力バイアス電流が 1/60に減少します。 ADA4899-1は、3mm×3mmのLFCSPパッケージと8ピンSOIC パッケージを採用しています。いずれのパッケージにも金属性 の露出パドルがあり、グラウンド・プレーンへの熱伝導が従来 のプラスチック・パッケージに比べて大きく改善されていま す。−40∼＋125℃の拡張工業用温度範囲で動作するように規 定されています。 図3. 高調波歪みの周波数特性 1 7 0-0 2 7 5 0 100 10 1 0.1 –130 –120 –110 –100 –90 –80 –70 –60 –50 –40 G = +1 V_S = ±5V RL = 1kΩ V_OUT = 2V p-p 周波数（MHz） 高調波歪み（dBc） HD3 HD2 Hz

特長 . . . 1 アプリケーション . . . 1 接続図 . . . 1 概要 . . . 1 改訂履歴 . . . 2 ±5V電源での仕様 . . . 3 ±5V電源での仕様 . . . 4 絶対最大定格 . . . 5 最大消費電力. . . 5 ESDに関する注意 . . . 5 代表的な性能特性 . . . 6 テスト回路 . . . 12 動作原理 . . . 13

改訂履歴

4/06――Rev. 0 to Rev. A Changes to Figure 2 . . . 1

10/05――Revision 0: Initial Version パッケージングに関する新技術. . . 13 DISABLE _________ ピン . . . 13 アプリケーション . . . 14 ユニティ・ゲイン動作. . . 14 さまざまなゲインに対する推奨値. . . 14 ノイズ. . . 15 ADCドライバ . . . 15 DISABLE _________ ピンの動作 . . . 16 ADA4899-1のMUX . . . 16 回路の考慮事項. . . 16 外形寸法 . . . 18 オーダー・ガイド. . . 19

目次

±

5V

電源での仕様

特に指定のない限り、TA＝25°C、G＝＋1、RL＝1kΩ（グラウンドに接続）。 表1

パラメータ 条件 Min Typ Max 単位

動的性能 −3dB帯域幅 VOUT＝25mVp-p 600 MHz VOUT＝2Vp-p 80 MHz 0.1dB平坦性帯域幅 G＝＋2、VOUT＝2Vp-p 35 MHz スルーレート VOUT＝5Vステップ 310 V/µs 0.1％までのセトリング時間 VOUT＝2Vステップ 50 ns ノイズ／歪み性能 高調波歪み（dBc）HD2/HD3 fC＝500kHz、VOUT＝2Vp-p −123/−123 dBc fC＝10MHz、VOUT＝2Vp-p −80/−86 dBc 入力電圧ノイズ f＝100kHz 1.0 nV/ 入力電流ノイズ f＝100kHz、DISABLE ________ ピンは開放のまま 2.6 pA/ f＝100kHz、DISABLE ________ ピン＝＋VS 5.2 pA/ DC性能 入力オフセット電圧 35 230 µV 入力オフセット電圧ドリフト 5 µV/°C 入力バイアス電流 DISABLE ________ ピンは開放のまま −6 −12 µA DISABLE ________ ピン＝＋VS −0.1 −1 µA 入力バイアス電流ドリフト 3 nA/°C 入力バイアス・オフセット電流 0.05 0.7 µA オープン・ループ・ゲイン 82 85 dB 入力特性 入力抵抗 差動モード 4 kΩ 同相モード 7.3 MΩ 入力容量 4.4 pF 入力同相電圧範囲 −3.7∼＋3.7 V 同相ノイズ除去比 98 130 dB DISABLE ________ ピン DISABLE ________ 入力スレッショールド電圧 出力ディスエーブル ＜2.4 V ターンオフ時間 DISABLE ________ 電圧の50％からVOUTの 100 ns 10％まで、VIN＝0.5V ターンオン時間 DISABLE ________ 電圧の50％からVOUTの 40 ns 90％まで、VIN＝0.5V 入力バイアス電流 DISABLE ________ ＝＋VS（イネーブル） 17 21 µA DISABLE ________ ＝−VS（ディスエーブル） −44 −35 µA 出力特性 出力オーバードライブ回復時間 VIN＝−2.5∼＋2.5V、G＝＋2 30/50 ns （立上がり／立下がり） 出力電圧振幅 RL＝1kΩ −3.65∼＋3.65 −3.7∼＋3.7 V RL＝100Ω −3.13∼＋3.15 −3.25∼＋3.25 V 短絡電流 シンク／ソース 160/200 mA オフ・アイソレーション f＝1MHz、DISABLE ________ ＝−VS −48 dB 電源 動作範囲 4.5 12 V 無負荷時電流 14.7 16.2 mA 無負荷時電流（ディスエーブル） DISABLE ________ ＝−VS 1.8 2.1 mA 正側電源電圧変動除去比 ＋VS＝4∼6V（入力換算） 84 90 dB 負側電源電圧変動除去比 −VS＝−6∼−4V（入力換算） 87 93 dB Hz Hz Hz

±

5V

電源での仕様

特に指定のない限り、VS＝5V@TA＝25°C、G＝＋1、RL＝1kΩ（グラウンドに接続）。 表2

パラメータ 条件 Min Typ Max 単位

動的性能 −3dB帯域幅 VOUT＝25mVp-p 535 MHz VOUT＝2Vp-p 60 MHz 0.1dB平坦性帯域幅 G＝＋2、VOUT＝2Vp-p 25 MHz スルーレート VOUT＝2Vステップ 185 V/µs 0.1％までのセトリング時間 VOUT＝2Vステップ 50 ns ノイズ／歪み性能 高調波歪み（dBc）HD2/HD3 fC＝500kHz、VOUT＝1Vp-p −100/−113 dBc fC＝10MHz、VOUT＝1Vp-p −89/−100 dBc 入力電圧ノイズ f＝100kHz 1.0 nV/ 入力電流ノイズ f＝100kHz、DISABLE ________ ピンは開放のまま 2.6 pA/ f＝100kHz、DISABLE ________ ピン＝＋VS 5.2 pA/ DC性能 入力オフセット電圧 5 210 µV 入力オフセット電圧ドリフト 5 µV/°C 入力バイアス電流 DISABLE ________ ピンは開放のまま −6 −12 µA DISABLE ________ ピン＝＋VS −0.2 −1.5 µA 入力バイアス・オフセット電流 0.05 µA 入力バイアス・オフセット電流ドリフト 2.5 nA/°C オープン・ループ・ゲイン 76 80 dB 入力特性 入力抵抗 差動モード 4 kΩ 同相モード 7.7 MΩ 入力容量 4.4 pF 入力同相電圧範囲 1.3∼3.7 V 同相ノイズ除去比 90 114 dB DISABLE ________ ピン DISABLE ________ 入力スレッショールド電圧 出力ディスエーブル ＜2.4 V ターンオフ時間 DISABLE ________ 電圧の50％からVOUTの 100 ns 10％まで、VIN＝0.5V ターンオン時間 DISABLE ________ 電圧の50％からVOUTの 60 ns 90％まで、VIN＝0.5V 入力バイアス電流 DISABLE ________ ＝＋VS（イネーブル） 16 18 µA DISABLE ________ ＝−VS（ディスエーブル） −42 −33 µA 出力特性 出力オーバードライブ回復時間 VIN＝0∼2.5V、G＝＋2 50/70 ns （立上がり／立下がり） 出力電圧振幅 RL＝1kΩ 1.25∼3.75 1.2∼3.8 V RL＝100Ω 1.4∼3.6 1.35∼3.65 V 短絡電流 シンク／ソース 60/80 mA オフ・アイソレーション f＝1MHz、DISABLE ________ ＝−VS −48 dB 電源 動作範囲 4.5 12 V 無負荷時電流 14.3 16 mA 無負荷時電流（ディスエーブル） DISABLE ________ ＝−VS 1.5 1.7 mA 正側電源電圧変動除去比 ＋VS＝4.5∼5.5V、−VS＝0V（入力換算）84 90 dB 負側電源電圧変動除去比 ＋VS＝5V、−VS＝−0.5∼＋0.5V（入力換算） 86 90 dB Hz Hz Hz

絶対最大定格

表3 パラメータ 定格値 電源電圧 12.6V 消費電力 図4を参照 差動入力電圧 ±1.2V 差動入力電流 ±10mA 保存温度範囲 −65∼＋150°C 動作温度範囲 −40∼＋125°C ピン温度範囲 300°C （ハンダ処理、10秒） ジャンクション温度 150°C 上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。

最大消費電力

ADA4899-1パッケージの最大安全消費電力は、ダイ上のジャ ンクション温度（TJ）が電力に伴って上昇することによって制 限されます。ダイをプラスチック封止すると、局所的に規定の ジャンクション温度に到達します。ガラス遷移温度である約 150℃で、プラスチックの属性が変化します。この温度限界値 を一時的に超過しても、パッケージからダイに加わる応力が変 化し、ADA4899-1のパラメータ性能が恒久的に変化すること があります。長時間にわたってジャンクション温度が150℃を 超えると、シリコン・デバイスの特性が変化し、動作不良が生 じる可能性が高くなります。 ダイのジャンクション温度は、パッケージとPCボードの自然空 冷での熱特性（θJA）、周囲温度（TA）、パッケージ内の合計消 費電力（PD）によって決まります。ジャンクション温度は次式 で計算します。 TJ＝TA＋(PD×θJA) パッケージ内部で消費される電力（PD）は、無負荷時の消費電 力、およびすべての出力に対する負荷の駆動よってパッケージ 内部で消費される電力を合計したものです。無負荷時消費電力 は、電源ピン間の電圧（VS）を無負荷時電源電流（IS）と乗算 した値になります。負荷（RL）は電源電圧の1/2を基準とする ものと仮定すると、合計駆動電力はVS/2×IOUTになり、この電 力がパッケージ内と負荷（VOUT×IOUT）で消費されます。 合計駆動電力と負荷電力との差が、パッケージ内で消費される 駆動電力です。 PD＝無負荷時消費電力＋（合計駆動電力−負荷電力） RMS出力電圧を考慮に入れる必要があります。単電源動作のよ うに、RLがVS−を基準とすると、合計駆動電力はVS×IOUTにな ります。rms信号レベルが未確定の場合には、電源電圧の1/2を 基準とするRLに対してVOUT＝VS/4の最悪時のケースを検討しま す。 VS−を基準とするRLを使う単電源動作では、最悪時のケースは VOUT＝VS/2になります。 エアフローがあると放熱が促進されるため、実質的にθJAは減少 します。さらに、金属のパターン配線、スルーホール、グラウ ンド、電源プレーンがパッケージのピンに直接接触する割合が 高くなる場合にも、θJAは小さくなります。露出パドルをグラウ ンド・プレーンにハンダ付けすると、パッケージの全体的な熱 抵抗が大幅に減少します。 図4は、JEDEC規格に適合した4層ボード上に実装される SOIC-8（70℃/W）パッケージとLFCSP（70℃/W）パッケージにつ いて、パッケージの最大安全消費電力と露出パドル（e-pad） の周囲温度の関係を示します。θJA値は概算値です。 図4. 周囲温度 対 最大消費電力 3 0 0-0 2 7 5 0 120 –40 –20 0 20 40 60 80 100 0.0 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 LFCSP および SOIC 周囲温度（℃） 最大消費電力（W） RL (VS/4)2 PD＝ (VS×IS)＋ 2 VS RL Vout RL Vout2 PD＝ (VS×IS)＋ × −

注意

ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。

4 0 0-0 2 7 5 0 1000 1 10 100 –12 –9 –6 –3 0 3 VS = ±5V RL = 1kΩ VOUT = 25mV p-p _{G = –1} G = +1 G = +2 G = +5 G = +10 周波数（MHz） 正規化されたクローズド・ループ・ゲイン（dB） 7 0 0-0 2 7 5 0 1000 10 100 –12 –9 –6 –3 0 3 G = +1 R_L = 100Ω VOUT = 25mV p-p VS = ±5V VS = +5V 周波数（MHz） クローズド・ループ・ゲイン（dB） 図5. さまざまなゲインに対する小信号周波数応答 図8. さまざまな電源電圧に対する小信号周波数 応答 5 0 0-0 2 7 5 0 1000 1 10 100 –12 –9 –6 –3 0 3 VS = ±5V R_L = 100Ω VOUT = 25mV p-p G = –1 G = +1 G = +2 G = +5 G = +10 周波数（MHz） 正規化されたクローズド・ループ・ゲイン（dB） C_L = 15pF RSNUB = 10Ω C_L = 15pF CL = 5pF CL = 2pF C_L = 0pF 2 3 0-0 2 7 5 0 1000 100 10 –12 –9 –6 –3 0 3 6 G = +1 RL = 1kΩ VOUT = 25mV p-p 周波数（MHz） クローズド・ループ・ゲイン（dB） 図6. さまざまなゲインに対する小信号周波数応答 図9. 容量性負荷に対する小信号周波数応答 6 0 0-0 2 7 5 0 1000 10 100 –12 –9 –6 –3 0 3 G = +1 VS = ±5V R_L = 1kΩ VOUT = 25mV p-p T = +125°C T = –40°C 周波数（MHz） クローズド・ループ・ゲイン（dB） 1 3 0-0 2 7 5 0 45 5 0 10 15 20 25 30 35 40 0 5.0 4.5 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 V_S = ±5V VOUT = 25mV p-p G = +1 RL = 1kΩ G = +1 RL = 100Ω G = +2 RL = 1kΩ G = +1 R_L = 1kΩ RSNUB = 10Ω 容量性負荷（pF） ピーキング（dB） 図7. さまざまな温度に対する小信号周波数応答 図10. さまざまなゲインに対する容量性負荷 対 小信号周波数応答ピーキング

代表的な性能特性

0 1 0-0 2 7 5 0 100 1 10 –0.5 –0.4 –0.3 –0.2 –0.1 0 0.1 G = +2 VS = ±5V R_L = 150Ω V_OUT = 2V p-p V_OUT = 100mV p-p 周波数（MHz） クローズド・ループ・ゲイン（dB） 9 0 0-0 2 7 5 0 1000 1 10 100 –12 –9 –6 –3 0 3 G = +1 VS = ±5V R_L = 100Ω VOUT = 1V p-p V_OUT = 4V p-p V_OUT = 7V p-p 周波数（MHz） クローズド・ループ・ゲイン（dB） 図11. さまざまな出力電圧に対する0.1dB平坦性 図14. さまざまな出力電圧に対する大信号周波 数応答 1 1 0-0 2 7 5 0 1000 10 100 –12 0 –3 –6 –9 3 G = +1 RL = 1kΩ VOUT = 2V p-p VS = ±5V VS = +5V 周波数（MHz） クローズド・ループ・ゲイン（dB） 0 3 0-0 2 7 5 0 1000 100 10 1 0.1 0.01 0.001 –20 0 20 40 60 80 100 0 30 60 90 120 150 180 VS = ±5V RL = 100Ω 周波数（MHz） オープン・ループ・ゲイン（dB） オープン・ループの位相（度） 図12. さまざまな電源電圧に対する大信号周波 数応答 図15. オープン・ループ・ゲイン／位相の周波 数特性 7 2 0-0 2 7 5 0 100M 10M 1M 100k 10k 1k 100 10 0.1 1 10 周波数（MHz） 電圧ノイズ（nV/ ） Hz 8 2 0-0 2 7 5 0 100M 10M 1M 100k 10k 1k 100 10 1 10 100 1k DISABLE = NC DISABLE = 5V 周波数（MHz） 電流ノイズ（pA/ ） Hz 図13. 電圧ノイズの周波数特性 図16. 入力電流ノイズの周波数特性

1 2 0-0 2 7 5 0 100 10 1 0.1 –130 –120 –110 –100 –90 –80 –70 –60 –50 –40 G = +1 VS = ±5V RL = 1kΩ V_OUT = 2V p-p HD3 HD2 周波数（MHz） 高調波歪み（dBc） 4 2 0-0 2 7 5 0 100 10 1 0.1 –120 –110 –100 –90 –80 –70 –60 –50 –40 G = +5 RL = 1kΩ VS = ±5V V_OUT = 2V p-p HD2 HD3 周波数（MHz） 高調波歪み（dBc） 図17. 高調波歪みの周波数特性 図20. 高調波歪みの周波数特性 2 2 0-0 2 7 5 0 8 1 2 3 4 5 6 7 –120 –110 –100 –90 –80 –70 –60 –50 –40 G = +1 RL = 1kΩ f = 5MHz HD3 HD2 出力振幅（Vp-p） 高調波歪み（dBc） G = +5 VS = ±5V RL = 100Ω VOUT = 2V p-p 3 4 0-0 2 7 5 0 100 10 1 0.1 –120 –110 –100 –90 –80 –70 –60 –50 –40 HD2 SOIC –VS ピン5の HD2 SOIC ‒VS ピン4の HD3 SOIC ‒VS ピン4またはピン5の HD2 LFCSP HD3 LFCSP 周波数（MHz） 高調波歪み（dBc） 図18. 出力振幅 対 高調波歪み 図21. さまざまなピン配置とパッケージに 対する高調波歪みの周波数特性 3 2 0-0 2 7 5 0 100 10 1 0.1 –120 –110 –100 –90 –80 –70 –60 –50 –40 G = +1 RL = 1kΩ V_S = 5V V_OUT = 2V p-p VOUT = 1V p-p HD3 HD2 HD3 HD2 周波数（MHz） 高調波歪み（dBc） G = +1 V_S = ±5V RL = 100Ω V_OUT = 2V p-p 4 4 0-0 2 7 5 0 100 10 1 0.1 –120 –110 –100 –90 –80 –70 –60 –50 –40 HD3 LFCSPまたはSOIC HD2 SOIC HD2 LFCSP 周波数（MHz） 高調波歪み（dBc） 図19. 高調波歪みの周波数特性 図22. 2つのパッケージに対する高調波歪みの 周波数特性

1 4 0-0 2 7 5 0 15 10 5 0 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 0.10 G = +1 VS = ±5V R_L = 1kΩ C_L = 0pF CL = 15pF CL = 5pF CL = 15pF R_SNUB = 10Ω 時間（ns） 出力電圧（V） 2 4 0-0 2 7 5 0 15 10 5 0 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 0.10 G = +1 VS = ±5V R_L = 1kΩ CL = 0pF CL = 15pF CL = 5pF CL = 15pF R_SNUB = 10Ω 時間（ns） 出力電圧（V） 図23. さまざまな容量性負荷に対する小信号過 渡応答（立上がりエッジ） 図26. さまざまな容量性負荷に対する小信号過 渡応答（立下がりエッジ） 9 1 0-0 2 7 5 0 100 0 10 20 30 40 50 60 70 80 90 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 RL = 1kΩ VS = ±5V G = +2 G = +5 G = +10 時間（ns） 出力電圧（V） 3 1 0-0 2 7 5 0 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 RL = 1kΩ V_S = ±5V G = +2 G = +5 G = +10 時間（ns） 出力電圧（V） 100 0 10 20 30 40 50 60 70 80 90 図24. さまざまなゲインに対する小信号過渡応答 図27. さまざまなゲインに対する大信号過渡応答 7 1 0-0 2 7 5 0 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 G = +1 RL = 100Ω V_S = ±5V V_S = +5V 時間（ns） 出力電圧（V） 100 0 10 20 30 40 50 60 70 80 90 8 1 0-0 2 7 5 0 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 G = +1 RL = 1kΩ V_S = ±5V V_S = +5V 時間（ns） 出力電圧（V） 100 0 10 20 30 40 50 60 70 80 90 図25. さまざまな電源電圧に対する大信号過渡 応答 図28. さまざまな電源電圧に対する大信号過渡 応答

5 2 0-0 2 7 5 0 150 0 25 50 75 100 125 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 –0.3 –0.2 –0.1 0 0.1 0.2 0.3 G = +1 V_S = ±5V RL = 1kΩ 入力 出力 誤差 時間（ns） 電圧（V） 出力セトリング（％） 5 1 0-0 2 7 5 0 1000 100 10 1 0.1 0.01 0.001 0.001 0.01 0.1 1 10 G = +1 VS = ±5V DISABLE = NC 周波数（MHz） 出力インピーダンス（ Ω ） 図29. セトリング時間 図32. 出力インピーダンスの周波数特性 6 2 0-0 2 7 5 0 150 0 25 50 75 100 125 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 –0.3 –0.2 –0.1 0 0.1 0.2 0.3 G = +5 VS = ±5V R_L = 1kΩ 入力 出力 誤差 時間（ns） 電圧（V） 出力セトリング（％） 4 1 0-0 2 7 5 0 1000 100 10 1 0.1 10 100 1k 10k 100k G = +1 VS = ±5V DISABLE = –5V 周波数（MHz） 出力インピーダンス（ Ω ） 図30. セトリング時間 図33. 出力インピーダンスの周波数特性 （ディスエーブル） 6 1 0-0 2 7 5 0 1000 100 10 1 0.1 10 100 1k 10k 100k G = +1 VS = ±5V DISABLE = NC 周波数（MHz） 入力インピーダンス（ Ω ） 0 2 0-0 2 7 5 0 1G 100M 10M 1M 100k 10k 1k 100 10 –140 –130 –120 –110 –100 –90 –80 –70 –60 –50 –40 –30 –20 G = +1 RL = 1kΩ R_F = 1kΩ VS = +5V VS = ±5V 周波数（MHz） 同相ノイズ除去比（dB） 図31. 入力インピーダンスの周波数特性 図34. 同相ノイズ除去比の周波数特性

9 2 0-0 2 7 5 0 1000 100 10 1 0.1 0.01 0.001 –100 –90 –80 –70 –60 –50 –40 –30 –20 –10 0 –PSR +PSR 周波数（MHz） 電源電圧変動除去比（dB） 4 3 0-0 2 7 5 0 200 –200 –150 –100 –50 0 50 100 150 0 500 400 300 200 100 N: 4651 平均値: –4.92µV SD: 29.22µV VS = 5V 電圧オフセット（µA） 回数 図35. 電源電圧変動除去比 図38. 入力オフセット電圧の分布（VS＝5V） 2 1 0-0 2 7 5 0 1000 0.1 1 10 100 –70 –64 –58 –52 –46 –40 –34 –28 –22 V_S = ±5V DISABLE = –5V 周波数（MHz） アイソレーション（dB） 5 3 0-0 2 7 5 0 200 –200 –150 –100 –50 0 50 100 150 0 500 400 300 200 100 N: 4655 平均値: –34.62µV SD: 28.94µV VS = ±5V 電圧オフセット（µA） 回数 図36. オフ・アイソレーションの周波数特性 図39. 入力オフセット電圧の分布（VS＝±5V） 3 3 0-0 2 7 5 0 0.9 –0.9 –0.6 –0.3 0 0.3 0.6 0 700 600 500 400 300 200 100 N: 4653 平均値: –0.083µA SD: 0.13µA VS = ±5V 入力バイアス電流（µA） 回数 図37. 入力バイアス電流の分布

5 4 0-0 2 7 5 0 V_OUT –V_S +V_S R_L 10µF 10µF 24.9Ω 49.9Ω VIN 0.1µF 0.1µF 0 4 0-0 2 7 5 0 V_OUT V_IN +VS –V_S RF RG RSNUB RT 10µF 10µF RL CL 0.1µF 0.1µF 図40. 代表的な非反転負荷構成 図43. 代表的な容量性負荷構成 8 3 0-0 2 7 5 0 V_OUT +VS AC –VS 10µF 1kΩ 10Ω 49.9Ω RL 10Ω 0.1µF 9 3 0-0 2 7 5 0 V_OUT +VS –VS 1kΩ 10Ω 49.9Ω 10Ω 0.1µF 10µF AC RL 図41. 正側電源電圧変動除去比 図44. 負側電源電圧変動除去比 6 3 0-0 2 7 5 0 V_OUT +VS –V_S R_L 10µF 10µF 1kΩ 1kΩ 1kΩ 1kΩ 53.6Ω V_IN 0.1µF 0.1µF 図42. 同相ノイズ除去比

テスト回路

動作原理

ADA4899-1は、ユニティ・ゲイン安定性と1nV/ の入力ノ イズを組み合わせた電圧帰還型オペアンプです。ユニティ・ゲ イン構成において10MHzまで−80dBc（@ 2Vp-p）を超える歪 みを維持できる、直線性の高い入力段を採用しています。この ような低ゲイン安定性、入力換算ノイズ、超低歪みというきわ めてまれな組合わせが実現したのは、アナログ・デバイセズ独 自のオペアンプ・アーキテクチャと高速相補型バイポーラ処理 技術によるものです。 図45に示すADA4899-1の簡略トポロジは、ユニティ・ゲイン の出力バッファを備えたゲイン段で構成されています。このト ポロジでは、80dBを超えるオープン・ループ・ゲインを持ち、 CMRR、PSRR、オフセットなどの精度仕様を、通常は複数の ゲイン段を持つトポロジに対応するレベルまで維持します。 図45. ADA4899-1のトポロジ ADA4899-1の非反転入力と反転入力との間の差動電圧は、内 部的に接続された1対のダイオードによって制限されます。ダ イオードの各セットには、逆並列に接続される2個の直列ダイ オードがあります。このため、入力間の差動電圧は約±1.2Vに 制限されます。ADA4899-1のすべてのピンは、両レール間に 接続された電圧制限ダイオードによってESDに対して保護され ています。保護ダイオードは10mAまで対応します。直列制限 抵抗を使用して、これらのダイオードを流れる電流を10mA以 下に制限してください。

パッケージングに関する新技術

ADA4899-1にはSOICとLFCSPパッケージがあり、いずれもデ バイスの動作温度を下げて信頼性を高めるためにサーマル・ パッドを使用しています。両パッケージとも、ボード・レイア ウトでこのパッド周辺への配線を回避できるように、パッケー ジの反対側にも出力ピンが1本あり、帰還回路が入力に接続し やすくなっています。この補助出力ピンは、出力の容量性負荷、 パッケージの自己インダクタンス、帰還ループからのボンディ ング・ワイヤ間の干渉も防止します。帰還に対しては補助出力 ピンを使用しますが、主出力のインダクタンスは、アンプの出 力インピーダンスから容量性負荷を分離するのに役立ちます。 SOICもLFCSPも、重い負荷時の2次高調波歪み性能を改善する ために、ピン配置が変更されています。いずれも、非反転入力 か ら 負 側 電 源 ピ ン を 分 離 す る こ と が 目 的 で す 。 そ の た め 、 LFCSPでは、8ピン・パッケージの標準ピン配置を1ピンだけ反 時計回りに回転させています。これにより、電源ピンと出力ピ ンは、入力ピンとは別の側に配置されます。SOICでは2つの目 的があり、状況は若干異なります。その1つは入力を電源ピン から分離することであり、もう1つは、わずかな変更を加える だけで（あるいはまったく変更せずに）ADA4899-1を標準の SOICボード・レイアウトで使用できるようにすることです。 未使用の5番ピンを第2の負側電源ピンとして使用すれば、入力 を分離したレイアウトと従来のレイアウトの両方に対応できる ようになります。

DISABLE

_________

ピン

ADA4899-1には、高インピーダンス・ディスエーブルとオプ ションの入力バイアス電流キャンセル回路のために、スリース テート入力ピンが用意されています。高インピーダンス出力を 使用すれば、複数のADA4899-1が同じADCや出力ラインを時 間インターリーブで駆動できます。DISABLE _________ ピンをローレベ ルにすると、高インピーダンス状態がアクティブになります。 スレッショールド・レベルについては、表7を参照してくださ い。DISABLE _________ ピンがフロート状態（開放状態）のままであれ ば、ADA4899-1は通常に動作します。DISABLE _________ ピンが正側電 源の0.7V以内にプルアップされると、オプションの入力バイア ス電流キャンセル回路がオンになり、入力バイアス電流は 200nA未満に低下します。このモードでは、ADA4899-1を高 DCソース・インピーダンスで駆動し、かつインピーダンス・ マッチング技術を使わずに出力換算オフセットを最小に維持で きます。さらに、ADA4899-1は、高DCインピーダンス回路を もった入力でバイアス・ポイントを設定しながら、ACカップ リングすることもできます。入力バイアス電流キャンセル回路 では入力換算電流ノイズが2倍になりますが、広帯域インピー ダンスを低く維持する限り、この影響は大きくありません（図 16を参照）。 バッファ gm CC R1 R_L V_OUT 0 6 0-0 2 7 5 0 Hz

アプリケーション

ユニティ・ゲイン動作

ユニティ・ゲイン構成に関するADA4899-1の回路図は、ほぼ 標準的な例です（図46を参照）。唯一の例外は、非反転入力に ある小さな24.9Ω直列抵抗です。この直列抵抗は、ユニティ・ ゲイン構成でのみ必要とされます。高いゲインでは、この抵抗 は必要ありません。表4から、アンプと24.9Ω抵抗による全体的 なノイズ増加分は、1本の87Ω抵抗のノイズと等価であること がわかります。 図47は、図46に示すユニティ・ゲイン・アンプの小信号周波数 応答を示します。 図46. ユニティ・ゲイン回路図 図47. さまざまな出力電圧に対する小信号周波数応答

さまざまなゲインに対する推奨値

表4は、さまざまなゲインとそれに対応する性能を判定するた めの参考として便利です。1を超えるノイズ・ゲインに対して は、直列抵抗RSは必要ありません。アンプの全体的なノイズ性 能に対する影響を最小限に抑えるには、抵抗RFとRGの値を低く します。 3 6 0-0 2 7 5 0 10000 1 10 100 1000 –12 –9 –6 –3 0 3 G = +1 RL = 100Ω 25mV p-p 50mV p-p 200mV p-p 100mV p-p 周波数（MHz） クローズド・ループ・ゲイン（dB） 7 3 0-0 2 7 5 0 VOUT +VS –VS 0.1µF 24.9Ω V_IN 0.1µF 表4. 条件：VS＝±5V、TA＝25℃、RL＝1kΩ −3dB SS BW（MHz） スルーレート（V/µs） ADA4899-1電圧 合計電圧ノイズ ゲイン R（Ω）F R（Ω）G R（Ω） （S 25mVp-p） （2Vステップ） ノイズ（nV/ ） （nV/ ） ＋1 0 NA 24.9 605 274 1 1.2 −1 100 100 0 294 265 2 2.7 ＋2 100 100 0 277 253 2 2.7 ＋5 200 49.9 0 77 227 5 6.5 ＋10 453 49.9 0 37 161 10 13.3 Hz Hz

ノイズ

アンプ回路のノイズ性能を解析するには、まずノイズ源を特定 する必要があります。次に、ノイズ源がアンプの全体ノイズ性 能に大きな影響を与えているかどうかを調べます。ノイズの計 算を簡単にするため、実際の電圧ではなくノイズ・スペクトル 密度を使って、式から帯域幅を除去します（一般にnV/ で 表されるノイズ・スペクトル密度は、帯域幅1Hzのノイズと等 価です）。 図48に示すノイズ・モデルには、3つの抵抗のジョンソン・ノ イズ、オペアンプ電圧ノイズ、アンプの各入力の電流ノイズと いう、6つのノイズ源があります。各ノイズ源は、それぞれ出 力でのノイズに影響を与えています。ノイズは一般に入力換算 （RTI）で規定されますが、出力換算（RTO）ノイズの計算の 方が簡単なので、これをノイズ・ゲインで除算してRTIノイズ を求めます。 図48. オペアンプのノイズ解析モデル すべての抵抗には、次式で計算されるジョンソン・ノイズがあ ります。 ここで、 kはボルツマン定数（1.38×10−23_J/K） Tは絶対温度（K） Bは帯域幅（Hz） Rは抵抗（Ω） 50Ωの抵抗が25℃で1nV のジョンソン・ノイズを発生する と覚えておくとよいでしょう。 ノイズ感度が重要なアプリケーションでは、他の大きなノイズ 源がアンプに混入しないようにしてください。各抵抗はノイズ 源になります。低ノイズ性能を維持するには、設計、レイアウ ト、部品選択に対する注意が必要です。アンプと関連する抵抗 のノイズ性能を表4にまとめてあります。

ADC

ドライバ

ADA4899-1は、超低ノイズと優れた歪み性能という特長に よ っ て 、1 6ビ ッ トA D Cの 駆 動 に 最 適 で す 。 図4 9に 、

ADA4899-1とAD7677（1MSPS、16ビットADC）を使用した

シングルエンド入力バッファの回路図を示します。表5は、 ADA4899-1とAD7677の性能データです。 図49. シングルエンド入力のADCドライバ 表5. ADA4899-1、AD7677（16ビット、1MSPS、 fc＝50kHz）用のシングルエンド・ドライバ パラメータ 測定値（dB） 2次高調波歪み −116.5 3次高調波歪み −111.9 THD −108.6 SFDR ＋101.4 SNR ＋92.6 図50に、AD7677用のシングルエンド／差動変換ドライバとし て構成されたADA4899-1を示し、表6に関連する性能を示しま す。 図50. シングルエンド／差動変換ADCドライバ 表6. ADA4899-1、AD7677（16ビット、1MSPS、 fc＝500kHz）用のシングルエンド／差動変換ドライバ パラメータ 測定値（dB） THD −92.7 SFDR ＋91.8 SNR ＋90.6 1 6 0-0 2 7 5 0 +5V +2.5V REF ADA4899-1 –5V 590Ω 590Ω +5V +2.5V REF +2.5V ADA4899-1 –5V 2.7nF 2.7nF 590Ω 590Ω 590Ω 15Ω 15Ω 590Ω AD7677 IN+ IN– _REF +5V –5V アナログ 入力 2 6 0-0 2 7 5 0 +5V アナログ 入力 アナログ 入力 ADA4899-1 –5V 2.7nF 25Ω 15Ω +5V +5V + – ADA4899-1 –5V 2.7nF 25Ω 15Ω AD7677 IN+ IN– +2.5V REF –5V REF Hz (4kBTR) 「B」から出力 までのゲイン= – R2 R1 「A」から出力 までのゲイン= ノイズ・ゲイン = NG = 1 +R2 R1 IN– VN VN, R1 VN, R3 R1 R2 IN+ R3 4kTR2 4kTR1 4kTR3 VN, R2 B A V_N2 + 4kTR3 + 4kTR1 R2 2 R1 + R2 IN+2R32 + IN–2 R1 × R2 2 + 4kTR2 R1 2 R1 + R2 R1 + R2 RTIノイズ = RTOノイズ = NG × RTIノイズ V_OUT + 0 0 7 0-0 2 7 5 Hz

DISABLE

_________

ピンの動作

ADA4899-1のDISABLE _________ ピンは、動作のイネーブル、ディス エーブル、入力バイアス電流の低減の3つの機能を実行します。 DISABLE _________ ピンが正側電源の0.7V以内になると、入力バイアス 電流補正回路がイネーブルになります。これにより、入力バイ アス電流は1/100に減少します。この状態で、入力電流ノイズ は2.6pAから5.2pA/ まで倍増します。表7にDISABLE

_________ ピン の動作の概要を示します。 表7. DISABLE ________ ピンの真理値表 電源電圧 ±5V ＋5 V ディスエーブル −5∼＋2.4 0∼2.4 イネーブル オープン オープン 低入力バイアス電流 4.3∼5 4.3∼5

ADA4899-1

の

MUX

真の出力ディスエーブルにより、ADA4899-1はマルチプレク サ・アプリケーションで使用できます。2つのADA4899-1の出 力が接続されて、2：1 MUXを形成します。図51に、2：1 MUXの回路図を示します。 図51. ADA4899-1、2：1 MUXの回路図 A D 8 1 3 7差 動 ア ン プ は 、 レ ベ ル 変 換 器 と し て 使 用 さ れ 、 ADA4899-1のDISABLE _________ ピンを駆動するためにTTL入力を ±3Vの相補出力に変換します。図52に、2：1 MUXの過渡応 答を示します。 図52. ADA4899-1、2：1 MUXの過渡応答

回路の考慮事項

ADA4899-1の性能の最適化には、ボードのレイアウトに細心 の注意を払ってください。電源バイパス、寄生容量、部品の選 択は、すべてアンプの全般的な性能に影響を与えます。

PC

ボードのレイアウト ADA4899-1は600MHzまで動作できるため、RFボードのレイ アウト技術を採用することが不可欠です。ADA4899-1のピン の下の部品面以外すべてのグラウンド・プレーンと電源プレー ンから銅箔を除去して、グラウンドと入力ピン、グラウンドと 出力ピンとの間に寄生容量が発生しないようにしてください。 マウント・パッドの下からグラウンド・プレーンの銅箔を除去 しない場合、SOICフットプリント上のマウント・パッド1つあ た り 、0 . 2 p Fも の 容 量 が グ ラ ウ ン ド と の 間 に 加 わ り ま す 。 ADA4899-1の低歪みピン配置は、アンプの出力と反転入力と の間の距離が短くなります。これによって帰還パスの容量と寄 生インダクタンスが最小限に抑えられ、リンギングと2次高調 波歪みが減少します。 電源のバイパス ADA4899-1の電源のバイパスは、周波数応答と歪み性能に対 して最適化されています。図40に、バイパス・コンデンサの推 奨値と位置を示します。電源のバイパスは、安定性、周波数応 答、歪み、PSR性能にとって重要です。図40に示す0.1µFコン デンサは、ADA4899-1の電源ピンのできるだけ近くに配置し ます。電解コンデンサは、0.1µFコンデンサに隣接して配置し ます。2つの電源間のコンデンサは、PSRと歪み性能の改善に 役立ちます。場合によっては、並列コンデンサを追加すると周 波数と過渡応答が改善されます。 5 6 0-0 2 7 5 0 2 1 CH1 = 500mV/DIV CH2 = 5V/DIV 200ns/DIV 4₆ 0-0 2 7 5 0 1MHz 0∼5V +5V –5V +5V –5V 0.1µF 0.1µF ADA4899-1 2V p-p 15MHz +5V –5V 0.1µF 0.1µF ADA4899-1 0.1µF 2.2µF 0.1µF 2.2µF + + 2kΩ 1kΩ 50Ω 1.02kΩ 50Ω VREF = 2.50V 2kΩ 1V p-p 15MHz DISABLE AD8137 DISABLE 50Ω RT 50Ω VOUT Hz

グラウンディング 可能であれば、グラウンド・プレーンと電源プレーンを使用し てください。グラウンド・プレーンと電源プレーンは、供給電 源側とグラウンド・リターンの抵抗とインダクタンスを小さく します。入力のリターン、出力の終端、バイパス・コンデンサ、 RGは、すべてADA4899-1のできるだけ近くに配置してくださ い。出力負荷のグラウンドとバイパス・コンデンサのグラウン ドは、グラウンド・プレーン上の共通の1点に戻してください。 パターンの寄生インダクタンス、リンギング、オーバーシュー トが最小になり歪み性能が改善されます。 ADA4899-1のパッケージは露出パドルを備えています。最適 な電気性能と熱性能を得るため、このパドルをグラウンドにハ ンダ付けしてください。高速回路設計の詳細については、『A

Practical Guide to High-Speed Printed-Circuit-Board Layout』 を参照してください。

外形寸法

図53. 8ピン標準スモール・アウトライン・パッケージ（露出パッド付き）［SOIC_N_EP］ （RD-8-1） 寸法単位：mm（インチ） 図54. 8ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP_VD］ 3mm×3mmボディ、極薄、デュアル・ピン （CP-8-2） 寸法単位：mm 1 0.50 BSC 0.60 MAX 1番ピン 識別マーク （底面図） 露出 パッド 上面図 1.50_REF 0.50 0.40 0.30 2.75 BSC SQ 12° MAX 0.70 MAX 0.65 TYP 実装面 1番ピン 識別マーク 0.90 MAX 0.85 NOM 0.30 0.23 0.18 0.05 MAX 0.01 NOM 0.20 REF 1.89 1.74 1.59 4 1.60 1.45 1.30 3.00 BSC SQ 5 8 JEDEC規格MS-012-AAに準拠 管理寸法はミリメートルの単位で表記しています。カッコ内に示すインチ単位の寸法は、 ミリメートル値に基づく概数で、参考のためにのみ記載しています。 設計ではこの値を使用しないでください。 0-5 0 7 11 1 0.25 (0.0098) 0.17 (0.0068) 1.27 (0.050) 0.40 (0.016) 0.50 (0.020) 0.25 (0.010) 45° 8° 0° 1.75 (0.069) 1.35 (0.053) 1.65 (0.065) 1.25 (0.049) 実装面 8 5 4 1 5.00 (0.197) 4.90 (0.193) 4.80 (0.189) 4.00 (0.157) 3.90 (0.154) 3.80 (0.150) 1.27 (0.05) BSC 6.20 (0.244) 6.00 (0.236) 5.80 (0.228) 0.51 (0.020) 0.31 (0.012) 平坦性 0.10 上面図 2.29 (0.092) 底面図 （ピンは上側） 2.29 (0.092) 0.10 (0.004) MAX

オーダー・ガイド

パッケージ・ モデル 温度範囲 パッケージ オプション マーキング 発注量 ADA4899-1YRDZ1 −40∼＋125℃ 8ピンSOIC_N_EP RD-8-1 1 ADA4899-1YRDZ-R71 _{−40∼＋125℃ 8ピンSOIC_N_EP RD-8-1 1,000} ADA4899-1YRDZ-RL1 _{−40∼＋125℃ 8ピンSOIC_N_EP RD-8-1 2,500} ADA4899-1YCPZ-R21 _{−40∼＋125℃ 8ピンLFCSP_VD CP-8-2 250} ADA4899-1YCPZ-R71 −40∼＋125℃ 8ピンLFCSP_VD CP-8-2 HBC 1,500 ADA4899-1YCPZ-RL1 _{−40∼＋125℃ 8ピンLFCSP_VD CP-8-2 HBC 5,000} 1_{Z＝鉛フリー製品} D05720-0-4/06(A)-J