LTC 電源ダイオードOR電流平衡コントローラ

LTC4370

1

4370f

標準的応用例

特長

n 2つの電源間で負荷を共有 n 入力電源のアクティブ制御の必要性を排除 n 共有バス不要 n 逆方向電流を阻止 n 起動時またはフォルト時の貫通電流なし n 高電位側の動作範囲：0V～18V n イネーブル入力 n MOSFETのオン状態出力 n デュアル理想ダイオード・モード n 16ピンDFN（4mm×3mm）およびMSOPパッケージ

概要

LTC®_{4370は、MOSFETによる理想ダイオードを内蔵した2電} 源の電流共有コントローラです。これらのダイオードは、起動 時やフォルト状態の間、逆方向電流および貫通電流を阻止し ます。ダイオードの順方向電圧は、電源間で負荷電流を共有 するために調整されます。他の共有方法とは異なり、電源に は共有バスも調整ピンも必要ありません。 MOSFETの電圧降下の最大値は1本の抵抗で設定できます。 ゲートのターンオンが高速なので、電源切り替え時には負荷 の電圧低下量が減少します。入力電源が故障した場合や短 絡した場合は、高速ターンオフによって逆方向電流トランジェ ントが最小限に抑えられます。 LTC4370は2.9V∼18Vの電源電圧で動作します。電源レー ルの電圧が低い場合は、VCCピンに外部電源を接続すること が必要です。イネーブル入力を使用すると、MOSFETをオフし てデバイスを低電流状態にすることができます。状態出力は、 MOSFETがオン/オフのいずれの状態であるかを表示します。 負荷共有機能をディスエーブルすると、LTC4370をデュアル 理想ダイオード・コントローラに戻すことができます。

2

_{電源ダイオードOR}

電流平衡コントローラ

12V、10A 負荷共有 電流共有誤差と電源差

アプリケーション

n 冗長電源 n 高可用性システムおよびサーバ n 通信機器およびネットワークのインフラ L、LT、LTC、LTM、Linear TechnologyおよびLinearのロゴはリニアテクノロジー社の登録商 標です。PowerPathおよびThinSOTはリニアテクノロジー社の商標です。他の全ての商標はそ れぞれの所有者に所有権があります。7920013および8022679を含む米国特許によって保護 されています。その他の特許も出願中です。 SUM85N03-06P *OPTIONAL, FOR FAST TURN-ON

SUM85N03-06P GATE1 CPO1 CPO2 GND EN1 EN2 RANGE 4370 TA01 VINA 12V VINB 12V 0.1µF NC OUT 12V, 10A 39nF* 39nF* VIN1 VCC FETON1 COMP FETON2 OUT1 OUT2 GATE2 VIN2 LTC4370 2mΩ 2mΩ 0.18µF VINA – VINB (mV) –750 –20 SHARING ERROR (I VINA – IVINB )/ IL (%) –10 0 10 –500 –250 0 250 500 20 –15 –5 5 15 750 4370 TA01b

LTC4370

2

4370f

絶対最大定格

VIN1、VIN2、OUT1、OUT2電圧 ...–2V～24V

VCC電圧 ...–0.3V～6.5V GATE1、GATE2電圧（Note 3） ...–0.3V～34V CPO1、CPO2電圧（Note 3） ...–0.3V～34V RANGEの電圧 ... –0.3V～（VCC＋0.3V） COMPの電圧 ...–0.3V～3V EN1、EN2、FETON1、FETON2の電圧 ...–0.3V～24V CPO1、CPO2平均電流 ...10mA （Notes 1、2） 16 15 14 13 12 11 10 9 17 1 2 3 4 5 6 7 8 EN1 GND VCC VIN1 GATE1 CPO1 OUT1 FETON1 EN2 RANGE COMP VIN2 GATE2 CPO2 OUT2 FETON2 TOP VIEW DE PACKAGE 16-LEAD (4mm × 3mm) PLASTIC DFN TJMAX = 125°C, θJA = 43°C/W

EXPOSED PAD (PIN 17) PCB GND CONNECTION IS OPTIONAL

1 2 3 4 5 6 7 8 EN2 RANGE COMP VIN2 GATE2 CPO2 OUT2 FETON2 16 15 14 13 12 11 10 9 EN1 GND VCC VIN1 GATE1 CPO1 OUT1 FETON1 TOP VIEW MS PACKAGE 16-LEAD PLASTIC MSOP TJMAX = 125°C、θJA = 125°C/W

ピン配置

発注情報

無鉛仕上げ テープアンドリール 製品マーキング* パッケージ 温度範囲 LTC4370CDE#PBF LTC4370CDE#TRPBF 4370 16ピン（4mm x 3mm）プラスチックDFN 0°C～70°C LTC4370IDE#PBF LTC4370IDE#TRPBF 4370 16ピン（4mm x 3mm）プラスチックDFN –40°C～85°C LTC4370CMS#PBF LTC4370CMS#TRPBF 4370 16ピン・プラスチックMSOP 0°C～70°C

LTC4370IMS#PBF LTC4370IMS#TRPBF 4370 16ピン・プラスチックMSOP –40°C～85°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。 無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。 FETON1、FETON2の電流 ...5mA 動作周囲温度範囲 LTC4370C ... 0°C～70°C LTC4370I ... –40°C～85°C 保存温度範囲... –65°C～150°C リード温度（半田付け、10秒） MSパッケージ ...300°C

LTC4370

3

4370f

電気的特性

lは全動作温度範囲の規格値を意味する。それ以外はT_A＝25 Cでの値。注記がない限り、V_IN1＝V_IN2＝12V、OUT＝V_IN、V_CC開放。

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

電源

VIN VIN1, VIN2 Operating Range

With External VCC Supply

l l 2.9 0 V18 CC V V

VCC(EXT) VCC External Supply Operating Range VIN1, VIN2 ≤ VCC l 2.9 6 V

VCC(REG) VCC Regulated Voltage l 4.5 5 5.5 V

IIN VIN1, VIN2 Current

Enabled, Higher Supply Enabled, Lower Supply Pull-Up Disabled Other VIN = 11.7V, Both EN = 0V Other VIN = 12.3V, Both EN = 0V Both VIN = 0V, VCC = 5V, Both EN = 0V Both EN = 1V l l l l 2.1 320 –110 80 3 450 –180 180 mA µA µA µA ICC VCC Current Enabled

Disabled VVCCCC = 5V, Both V = 5V, Both VININ = 1.2V, Both EN = 0V = 1.2V, Both EN = 1V

l l

2

105 2202.8 mA µA

VCC(UVLO) VCC Undervoltage Lockout Threshold VCC Rising l 2.3 2.55 2.7 V

ΔVCC(HYST) VCC Undervoltage Lockout Hysteresis l 40 120 300 mV

負荷分担

VEA(OS) Error Amplifier Input Offset l 0 ±2 mV

gm(EA) Error Amplifier Gain (–ΔICOMP/ΔVOUT) 150 µS

VFR(MIN) Minimum Forward Regulation Voltage

(VIN – OUT) VIN = 1.2V, VCC = 5V VIN = 12V l l 2 2 12 25 25 50 mV mV

VFR(MAX) Maximum Forward Regulation Voltage

(VIN – OUT) RRANGE = 4.99k, VIN = 1.2V, VCC = 5V RRANGE = 4.99k, VIN = 12V RRANGE = 49.9k, VIN = 1.2V, VCC = 5V RRANGE = 49.9k, VIN = 12V l l l l 40 45 425 440 62 75 511 524 82 100 575 590 mV mV mV mV

IRANGE RANGE Pull-Up Current RANGE = 0.2V l –8.8 –10 –11.2 µA

VRANGE(TH) RANGE Load Share Disable Threshold l V_CC – 0.5 V_CC – 0.3 V_CC – 0.1 V

ゲート・ドライブ

ΔVGATE MOSFET Gate Drive (GATE – VIN) VFWD = 0.2V; I = 0, −1μA; Highest VIN = 12V

VFWD = 0.2V; I = 0, −1μA; Highest VIN = 2.9V l l

10

4.5 12 7 14 9 V V

tON(GATE) GATE1, GATE2 Turn-On Propagation Delay VFWD (= VIN – OUT) Step: –0.3V 0.3V l 0.4 1 µs

tOFF(GATE) GATE1, GATE2 Turn-Off Propagation Delay VFWD Step: 0.3V –0.3V l 0.4 1 µs

IGATE(PK) GATE1, GATE2 Peak Pull-Up Current

GATE1, GATE2 Peak Pull-Down Current VVFWDFWD = 0.4V, ΔV = −2V, ΔVGATEGATE = 0V, CPO = 17V = 5V

l l

–0.9

0.9 –1.4 1.4 –1.9 1.9 A A

IGATE(OFF) GATE1, GATE2 Off Pull-Down Current Corresponding EN = 1V, ΔVGATE = 2.5V l 65 110 160 µA

入力/出力ピンの電圧

VEN(TH) EN1, EN2 Threshold Voltage EN Falling l 580 600 620 mV

ΔVEN(TH) EN1, EN2 Threshold Hysteresis l 2 8 20 mV

IEN EN1, EN2 Current At 0.6V l 0 ±1 µA

IOUT OUT1, OUT2 Current

Enabled

Disabled OUTn = 0V, 12V; Both EN = 0V Both EN = 1V

l l

–70

16 260 40 µA µA

ICPO(UP) CPO1, CPO2 Pull-Up Current CPO = VIN l –40 –70 –115 µA

VOL FETON1, FETON2 Output Low Voltage I = 1mA

I = 3mA

l l

0.12

0.36 0.4 1.2 V V

LTC4370

4

4370f

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

IFETON FETON1, FETON2 Leakage Current At 12V l 0 ±1 µA

ΔVGATE(ON) MOSFET On Detect Threshold

(GATE – VIN)

FETON Transitions High l 0.28 0.7 1.1 V

標準的性能特性

Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。絶対最大定格状態が長時間続くと、デバイスの信頼性と寿命に悪影響を与える 恐れがある。 Note 2：デバイスピンに流れ込む電流はすべて正。デバイスピンから流れ出す電流はすべて負。 注記がない限り、すべての電圧はGND基準。

電気的特性

注記がない限り、TA＝25 C、VIN1＝VIN2＝12V、OUT＝VIN、VCC開放

Note 3：内部クランプは、GATEピンとCPOピンの電圧を、VINピンの電圧より少なくとも10V高 い値とVINピンの電圧よりもダイオード電圧分低い値に制限する。これらのピンをクランプよ り高い電圧にドライブするとデバイスを損傷するおそれがある。 VIN_{の電流と電圧} OUTの電流と電圧 外部VCC使用時のVINの 電流と電圧 VCC_{の電流と電圧} 外部VCC使用時の 順方向最小レギュレーション電圧と VIN電圧 VIN (V) 0 –0.5 0 1.5 3 6 9 12 15 3 0.5 2 1 2.5 18 4370 G01 IIN (mA) OTHER VIN = 0V OTHER VIN = 12V VIN (V) 0 –150 IIN (µA) 0 150 250 1 2 3 4 5 300 –100 50 –50 100 200 6 4370 G02 VCC = 6V OTHER VIN = 0V VCC (V) 0 0 1.5 1 2 3 4 5 0.5 2 1 2.5 6 4370 G03 ICC (mA) BOTH VIN = 0V VOUT (V) 0 –50 100 250 3 6 9 12 15 300 0 150 50 200 18 4370 G04 IOUT (µA) VIN (V) 0 0 15 30 1 2 3 4 5 20 10 25 5 4370 G05 VCC = 5V VFR(MIN) (mV) VCC = 3.3V

LTC4370

5

4370f

標準的性能特性

エラーアンプの伝達特性

FETONのLow出力の電圧と電流 FETONのHigh出力の電圧と電流

�VGATEの電圧と電流 �VGATEVIN電圧とVCC電圧および

順方向最大レギュレーション電圧と

RANGE抵抗

注記がない限り、TA＝25 C、VIN1＝VIN2＝12V、OUT＝VIN、VCC開放

IGATE (µA) 0 –3 6 –20 –40 –60 –80 –100 15 0 9 3 12 –120 4370 G06 VIN = 2.9V VGA TE – V IN (V) VIN = 18V 4 14 0 6 2 10 12 8 VIN (V) 0 3 6 9 12 15 18 4370 G07 VCC VGA TE – V IN , VCC (V) ∆VGATE RRANGE (kΩ) 0 0 300 600 20 40 60 80 700 100 400 200 500 100 4370 G08 VFR(MAX) (mV) –30 0 30 –20 10 –10 20 VOUT1 – VOUT2 (mV) –300 ICOMP (µA) –200 –100 0 100 200 300 4370 G09 IFETON (mA) 0 0 300 600 1 2 3 4 700 100 400 200 500 5 4370 G10 VOL (mV) IFETON (µA) 0 0 3 –2 –4 –6 –8 5 1 4 2 –10 4370 G11 VOH (V)

LTC4370

6

4370f COMP：エラーアンプの補償。このピンとGNDの間にコンデン サを接続します。このコンデンサの容量は、MOSFETスイッチ のゲート容量（CISS）の約10∼50倍とします。負荷シェアリン グの精度を最大限に高めるには、このピンの基板漏れ電流を 低く保ってください。例えば、100nAの漏れ電流（10MΩの両 端の1Vに相当）は、エラーアンプのオフセットを0.7mV増加 させます。理想ダイオード・モードのみを使用する場合は、この ピンを開放のままにします。 CPO1、CPO2：チャージポンプの出力。このピンと対応するVIN ピンの間にコンデンサを接続します。このコンデンサの容量は、 MOSFETスイッチのゲート容量（CISS）の約10倍とします。こ のコンデンサに蓄えられる電荷は、高速ターンオン時にゲート をプルアップするのに使われます。高速ターンオンが不要であ れば、このピンを開放のままにします。 EN1、EN2：イネーブル入力。対応する電源のシェアリングおよ びダイオード制御を有効にするには、このピンを0.6Vより低い 電圧に保持します。このピンをHighに駆動すると、MOSFET のゲートが遮断されます（遮断後もMOSFETのボディ・ダイ オードを通して電流が流れる可能性があります）。コンパレー タには8mVのヒステリシスが組み込まれています。両方のEN ピンをHighにすると、デバイスの電流消費が低減されます。 露出パッド（DEパッケージのみ）：露出パッドは開放のままに するか、デバイスのグランドに接続することができます。 FETON1、FETON2：MOSFETの状 態出力。GATEの電 圧が VINを上回る値0.7V未満の場合、このピンは内部スイッチも よってLowにプルダウンされ、MOSFETがオフであることを示 します。そのため、高gmのMOSFETに大きな順方向電圧が 印加された場合、微小電流が流れているにもかかわらず、こ の信号はオフ状態を表示する可能性があります。このピンは、 500kの内部抵抗によって、VCCからダイオード1段分低い電 圧までプルアップされています。外部プルアップを使ってVCC より高い電圧にプルアップすることもできます。使用しない場 合はGNDに接続するか開放のままにします。 GATE1、GATE2：MOSFETゲート・ドライブ出力。このピンは外 付けNチャネルMOSFETスイッチのゲートに接続します。内 部クランプは、ゲート電圧を入力電源より12V高い値から入 力電圧よりもダイオード電圧分低い値までに制限されます。高 速ターンオン時、CPOをソースとする1.4Aのプルアップ電流 がGATEを充電します。高速ターンオフ時、VINをシンクとす る1.4Aのプルダウン電流がGATEを放電します。 GND：デバイスのグランド。 OUT1、OUT2：出力電圧と電流センス入力。このピンは電源電 流センス抵抗の入力側に接続します。正確な電流シェアリン グを実現するにはケルビン接続することが重要です。このピン で検出される電圧がMOSFETのゲート制御に使われます。 RANGE：負荷シェアリングが動作する電源間の電圧差。60k 未満の抵抗を、このピンからGNDに接続します。内部の10μA プルアップ電流源からこの抵抗に流れる電流が、ピンの電 圧VRANGEを設定します。通常、2つの電源の電圧差が VRANGE以内の場合に、負荷電流が両電源に分配（シェアリ ング）されます。シェアリング範囲の最大値 0.6Vは、RANGE を開放のままにした場合に得られます。このピンをVCCに接 続すると、負荷シェアリング制御が無効になり、デバイスはデュ アル理想ダイオード・コントローラとして動作します。 VCC：低電圧電源。このピンからグランドに0.1μFのコンデンサ を接続します。VIN≥ 2.9Vの場合、このピンは5V電源を発生 する内部レギュレータをデカップリングします。両方のVINが 2.9Vを下回るアプリケーションでは、2.9V∼6Vの範囲の外 部電源をこのピンに接続します。

VIN1、VIN2：電圧検出および電源入力。このピンはMOSFETの

電源側に接続します。低電圧電源のVCCは、VIN1とVIN2の

いずれか高い方から発生します。このピンで検出される電圧 がMOSFETのゲート制御に使われます。

LTC4370

7

4370f

機能ブロック図

4370 BD CHARGE PUMP1 f = 3MHz LDO CHARGE PUMP2 f = 3MHz

*DE PACKAGE ONLY

GATE1 OFF GATE2 OFF – + SA1 – + – + – + – + 11 CPO1 12 GATE1 13 VIN1 VCC VCC VCC LOW VIN1 gm = 150µS VIN2 VIN1 VFR1 VFR2 VCC VSUPPLY1 10 9 OUT1 FETON1 500k CP4 CP2 CP1 CP3 CP5 0.7V 0.6V 0.6V 2.55V 0.3V COMP GATE1 OUT1 OUT2 RANGE CPO2 GATE2 17 EXPOSED PAD* GND VIN2 OUT2 M1 VSUPPLY2 M2 – + C1 C2 DISABLE LOAD SHARE DISABLE1 DISABLE2 – + – + – + VCC VIN2 8 FETON2 1 EN2 14 VCC 16 EN1 500k CP6 0.7V GATE2 CC 10µA TO LOAD R3 CVCC Z R1 R2 SERVO ADJUST 3 2 6 5 15 4 7 SA2 EA + – + – + – + – +–

LTC4370

8

4370f

動作

LTC4370はNチャネルMOSFETのM1とM2を制御して、負 荷を2つの電源に分配します。エラーアンプEAはOUT1と OUT2を比較し、サーボ・アンプのSA1とSA2で使用するサー ボ・コマンド電圧VFR1とVFR2を設定します。各サーボ・アンプ はイネーブルされると、外付けのMOSFETの順方向電圧降下 （VFWD＝VIN-OUT）がVFRになるようにレギュレートします。 EAとSAが連動することで、OUT1とOUT2を強制的に等しく します。OUT1から負荷までの電源パスの抵抗（R1）をOUT2 から負荷までの抵抗（R2）に等しくすると、各電源は、強制的 に負荷電流の半分を供給するように設定されます。 VFR調整の下限は電源電圧が高い領域では25mVです（電 源電圧が低い場合は、消費電力と電圧降下を節減するた めに、この値を12mVまで引き下げます）。上限はVRANGE＋ 25mV（またはVRANGE＋12mV）です。VRANGE自体は、抵抗 R3に電流を供給する10μAのプルアップ電流源で設定されま すサーボ調整ブロックによって、高圧側電源のVFRだけが上 昇し、もう一方は最小に保たれます。RANGEをVCC（CP5）に 接続すると、両VFRは強制的に最小値に設定され、デバイス はデュアル理想ダイオード・コントローラになります。 負荷電流によって電圧降下がVFRよりも大きくなると、サーボ・ アンプがゲート電圧を上昇させ、MOSFETの導通性を高め ます。出力電流が大きい場合、MOSFETゲートは完全に駆動 され、電圧降下は、IFET・RDS（ON）に等しくなります。

MOSFETが導通しているときに入力電源が短絡すると、負荷 から入力に向けて大きな逆電流が流れはじめます。このような 障害が発生すると、ただちにSAが検出してゲートを高速にプ ルダウンし、MOSFETをターンオフします。 また、大きな順方向電圧降下を検出した場合は、SAが高速 にゲートをプルアップします。ゲートを高速にプルアップするた めに、CPOとVINピンの間に外付けのコンデンサ（C1、C2） が必要です。このコンデンサは、デバイスの電源投入時に、 内部チャージポンプによって充電されます。ここに蓄えられた 電荷が、高速のゲート・プルアップに使用されます。 GATEピンの電流ソースはCPOピン、電流シンクはVINおよび GNDピンです。GATEピンとCPOピンの電圧は、クランプ回路 によってVINピンより12V高い電圧からダイオード電圧分低い 値までに制限されます。VINに対するGATEの電圧が0.7Vを 下回ると、内部スイッチがFETONピンをLowにプルダウンし、 外付けMOSFETがオフしていることを示します（ボディ・ダイ オードは引き続き導通している可能性があります）。 LDOは、最高のVIN入力からVCCピンに5V電源を供給する 低ドロップアウト・レギュレータです。2.9V未満の電源を分配 する場合は、VCCピンに2.9V∼6Vの範囲の外部電源を接 続する必要があります。 VCCとENピンのコンパレータCP1∼CP3が電源パスを制御 します。ENピンが0.6Vよりも高い場合、またはVCCピンが 2.55Vよりも低い場合は、MOSFETは常にオフ状態に保たれ ます。両方のENピンをHighにすることで、デバイスの電流消 費が低減されます。

LTC4370

9

4370f 高い可用性を要するシステムでは、冗長性を持たせてシステ ムの信頼性を高めるため、多くの場合、並列接続された電源 やバッテリ給電が採用されます。これらの電源を負荷に接続 する一般的な方法がダイオードOR接続です。並列に接続さ れた電源に負荷電流を分配できれば、システムの実稼働時間 を更に伸ばすことができます。

アプリケーション情報

図1.ステータス・ライト付きの5VダイオードOR負荷シェアリング 電流シェアリング特性 LTC4370は、直列接続されたMOSFETに2つの電源の電圧 差に応じた電圧降下を発生させることで、これらの電源に負荷 を分配します（図1参照）。低圧側の電源のMOSFETでは最 小サーボ電圧VFR（MIN）だけ低下させ（電源電圧レベルに応 じて12mVまたは25mV）、もう一方のMOSFETではVFR（MIN） に電源電圧差を加えた値だけ低下させます。これによって、2 つのOUTピンの電圧が等しくなり、オームの法則によってセ ンス抵抗に流れる電流も等しくなります。図2aは、これを説明 する図です。図では、高圧側電源のMOSFETの順方向電圧 降下VFWDが、最大 500mVの電源電圧差を補償するため に上昇しています。 サーボ・コマンドによる調整の上限は、最小サーボ電圧に RANGEピンの電圧（図2では500mV）を加えた値です。し たがって、2つの電源電圧の差がVRANGEに等しい場合、高 圧側電源のVFWDは最大サーボ電圧VFR（MAX）に固定され ます。電源電圧の差がVRANGEを超えて更に大きくなると、 OUTピンの電圧に差が生じはじめ、これに応じて電源電流 図2.負荷シェアリング特性 4370 F02

(2b) High R_DS(ON): Fully-On MOSFET Drops 125mV at Half Load

–400mV 0 400mV 525mV 25mV MOSFET FORWARD DROP VIN1 – VIN2 VFWD1 VFWD2 0.5IL • RDS(ON) 125mV 100mV + IL • RS –400mV 0 400mV 1 0 NORMALIZED CURRENT VIN1 – VIN2 I2 I1 I1 I2 0.5

SHARING CAPTURE RANGE ±∆VIN(SH)

DRAWING IS NOT TO SCALE!

VFR(MIN)

IL • RDS(ON)

2RS + RDS(ON)

(2a) Low R_DS(ON): Can Servo 25mV Minimum Forward Regulation Voltage at Half Load

–500mV 0 500mV 525mV 25mV MOSFET FORWARD DROP MAXIMUM M2 MOSFET POWER DISSIPATION VIN1 – VIN2 VFWD1 VFWD2 VFR(MAX) VFR(MIN) IL • RS –500mV 0 500mV 1 0 NORMALIZED CURRENT VIN1 – VIN2 I2 I1 I1 I2 0.5

SHARING CAPTURE RANGE ±∆VIN(SH)

VRANGE = 500mV VRANGE = 500mV = 2RS 1 SLOPE = 2RS 1 SLOPE MAXIMUM M1 MOSFET POWER DISSIPATION M2 SUM85N03-06P D1: RED LED LN1251C SHARE OFF D1 M1 SUM85N03-06P C2 39nF GATE1 CPO1 CPO2 GND EN1 EN2 RANGE 4370 F01 VINA 5V VINB 5V CVCC 0.1µF R3 30.1k R4 820Ω C1 39nF VIN1 VCC FETON1 COMP FETON2 OUT1 OUT2 GATE2 VIN2 LTC4370 R1 2.5mΩ R2 2.5mΩ OUT 10A CC 0.18µF

LTC4370

10

4370f にも差が生じます。2つの電源の電圧が離れるにつれ、全体の 負荷電流は高圧側の電源へと振り向けられます。やがて、高 圧側電源のMOSFETのサーボ・コマンド電圧が、最大値から 最小値にフォールド・バックします。MOSFETの電力損失を最 小限に抑えるためです。シェアリングの有効範囲ΔVIN（SH）は VRANGEによって設定され、図2aでは 500mVです。図2bにつ いては、この後のMOSFETの選択のセクションで説明します。 RANGE_{ピンの設定} RANGEピンの抵抗は、シェアリングの有効範囲とMOSFET の電力損失の間の設計トレードオフに基づいて決定します。 RRANGEが大きいほど、電力損失が増え、負荷電圧が低下す る代わりに、有効範囲が広がります。一方、許容誤差が厳しく 設定されている電源の場合はシェアリングの有効範囲を狭く できることから、MOSFETをより低い温度で動作させることが できます。 既に述べたように、サーボ・コマンド調整の上限は、VRANGE に最小順方向レギュレーション電圧を加えた値です。内部の 10μAプルアップ電流が外付け抵抗を流れることでVRANGE が決まるため、次の式が得られます。

VFR(MAX) = 10µA ・ RRANGE + VFR(MIN) (1)

RRANGEが60kより大きい場合（ピン開放状態を含む）、式 1右辺の最初の項は内部で600mVに制限されるため、VFR （MAX）は612mVまたは625mVに設定されます。サーボ電圧 がMOSFETのボディ・ダイオード電圧に近づくと、特に高温の 場合、電流の一部または全部がダイオードに流れる可能性が あります。その状態では、VGSが0.7Vより低下するとFETON がLowに遷移したり、シェアリングの制御が失われたりする 場合があります。また、開放状態のRANGEピンは、自己バイ アスによって600mVよりも高い電圧になる可能性があること にも注意してください。 RANGEピンをVCCに接続すると、負荷シェアリング・ループ が無効になります。両方のMOSFETのサーボ電圧は最小値 に固定され、調整されません。デバイスは、デュアル理想ダイ オード・コントローラとして動作します。この機能は、テスト時 に役に立ちます。デュアル理想ダイオード・コントローラの機能 しか必要ない場合は、LTC4353を使用してください。 電源の設定 LTC4370では高圧側電源に対して、最小0Vのレール電圧ま で負荷シェアリングの制御が可能です。このためには2.9V∼ 6Vの範囲の早期外部電源を使用して、VCCピンに常に電圧 を供給する必要があります。この動作範囲では、VINがVCC よりも低くなければなりません。VCCがVINよりも後に立ち上 がり、内部5V LDOからVCCへの逆電流の供給が懸念され る場合は、直列抵抗（数100Ω）またはショットキ・ダイオード が、デバイスの電力損失とVINが高い場合の低電圧VCC電 源への逆供給を制限します。VCCとGNDピン間には、デバイ スの近傍で0.1μFのコンデンサを接続する必要があります。そ の接続を図3に示します。 いずれかのVINが2.9Vよりも高い場合は、VCCへの外部電 源接続は不要です。ただし、その場合でも0.1μFのコンデンサ はバイパスを目的として引き続き必要です。 シェアリングの開始 負荷電流または一方の電源のいずれかがオフであるために 電流が分配されていない場合、COMP電圧はエラーアンプへ の入力信号とエラーアンプのオフセットに応じて0Vまたは2V へと振幅します。例えば、負荷電流が流れていない場合、エラー

アプリケーション情報

図3.電源構成 GATE1 4370 F03 0V TO VCC 0V TOVCC VIN1 VCC GATE2 VIN2 LTC4370 2.9V TO 6V GATE1 M1 M2 M1 M2 2.9V TO 18V (0V TO 18V) 0V TO 18V (2.9V TO 18V) VIN1 VCC GATE2 VIN2 LTC4370 CVCC 0.1µF CVCC 0.1µF OPTIONAL OR HERE

LTC4370

11

4370f アンプの差動入力電圧はゼロになり、COMP電流は、gm（EA）・

VEA（OS）になります。シェアリングの開始前に、COMP電圧は

動作点の0.7V（VIN1 < VIN2の場合）、または1.24V（VIN1 >

VIN2の場合）まで立ち上がらなければなりません。立ち上がり の遅延は、エラーアンプへの差動入力信号（ΔVOUT＝OUT1- OUT2＝（I1-I2）・RS）、エラーアンプのgm、COMPコンデンサ の値によって決まります。2つの電流が同じ値に収斂する前に、 どれだけ異なっていたかに応じて、この遅延は1∼5倍変化 する可能性があります。 C_C• ∆V_COMP gm(EA)• IL• RS

図4aは、VIN2が4.9Vで10Aを供給している場合に、5.1V

のVIN1がオンした状況を示しています。はじめはΔVOUT

（–I2・RS）が負であるためCOMPはLowの0.1Vです。最終的

なVIN1はVIN2よりも高いため、COMPは1.24Vまで立ち上が

らなければなりません。VIN1がオフで、ΔVINが負の大きな値 であることから、2番目の電源の順方向レギュレーション電圧 VFR2は最小値VFR（MIN）にフォールド・バックします（図2aを左 から右にたどっています）。ΔVINの絶対値が減少すると、VFR2 は最大値のVFR（MAX）へと上昇し、I2と負荷電圧を減少させ ます。VFR2が調整されている間のCOMP電圧は約0.7Vです。 COMPが1.24Vに達すると、VFR2は最小値に保たれ、ΔVINの 0.2Vを補償するためにVFR1が適宜調整されます。シェアリン グが完了するまでの過程はVIN1 < VIN2 の場合の方がスムー ズに進みます。この場合、VFR2を低下させるためにCOMPは 単に0.7Vに立ち上がるだけでいいからです（図4b）。 MOSFETの選択 LTC4370はNチャネルMOSFETを駆動して負荷電流を流し ます。このMOSFETの重要なパラメータは、ドレイン・ソース 間耐圧BVDSS、最大ゲート・ソース間電圧VGS（MAX）、オン抵 抗RDS（ON）、最大電力損失PD（MAX）です。 入力がグランドに接続された場合、MOSFETの両端に全電 源電圧が加わる可能性があります。この電圧に耐えるため、 BVDSSは電源電圧よりも高くなければなりません。MOSFET のVGS（MAX）定格には14Vよりも大きい値が必要です。VIN を基準としたGATEの内部クランプ電圧の上限が、この値だ からです。 シェアリングの有効範囲を最大に確保するには、負荷電流の 半分を流している状態のMOSFETに現れる最小順方向レ ギュレーション電圧をサーボ・アンプが十分にレギュレートで きるように、RDS（ON）を小さくする必要があります。レギュレー トできない場合、ゲート電圧は最大値に振り切れます。した がって、MOSFETのデータシートでは、VIN電圧に応じて10V または4.5Vのゲート駆動の場合のRDS（ON）を調べます。OUT 電圧が等しいため、RDS（ON）が大きい場合に、厳密なシェアリ ングが開始される電圧差は次式で表されます。

ΔVIN(SH) = VFR(MAX) – 0.5IL・ RDS(ON) (2)

アプリケーション情報

図4.VIN1ターンオン時のシェアリング開始

(4a) VIN1 > VIN2 (4b) VIN1 < VIN2

CURRENT 5A/DIV VOLTAGE 2V/DIV 4370 F04a 25ms/DIV VIN1 = 5.1V VIN2 = 4.9V IL = 10A I2 I1 OUT COMP (1V/DIV) VIN1 CURRENT 5A/DIV VOLTAGE 2V/DIV 4370 F04b 25ms/DIV I2 I1 OUT VIN1 VIN1 = 4.9V VIN2 = 5.1V IL = 10A COMP (0.5V/DIV)

LTC4370

12

4370f 図2bの場合、0.5IL・RDS（ON）は125mVです。RDS（ON）が大

きい場合、サーボ・アンプはHighに振幅します。低圧側電源 のMOSFETの25mVのVFR（MIN）をレギュレートできないた めです。図2aと比べると、シェアリングの有効範囲が100mV （125mV-25mV）減少して 400mVになっています。ただし、 部分的な電流シェアリングが行われるΔVINは、500mV＋IL・ RSのまま変化していません。シェアリングの範囲を最大化しな い場合であっても、最適性能を得るために、IL・RDS（ON）の値 は75mV未満に抑えてください。 MOSFETの電力損失がピークに達するのは、全負荷電流が一 方の電源だけで供給され、MOSFETの順方向レギュレーショ ン電圧降下が最大になるときです（図2a参照）。したがって、 MOSFETのPD（MAX）定格は、次の式を満たす必要があります。 PD(MAX) ≥ IL・ VFR(MAX) (3) 表1は、さまざまな電力損失レベルに対して、必要となる MOSFETのパッケージとヒートシンクの種類を検討する場合 のたたき台となるガイドラインです。これらは、周囲が室温、無 風状態における代表値の範囲を示しています。 表 1. MOSFET電力損失のガイドライン 最大電力損失 MOSFET_{のパッケージ ヒートシンク} 0.5W～1W SO-8 PCB 1W～2W 露出パッド付きSO-8、D-Pak （TO-252) PCB TO-220 自由空気内に直立 2W～4W DD-Pak（TO-263）、TO-220 PCB 4W～10W TO-220 スタンピング 10W～20W TO-220 キャスティング、 押し出し成型 20W～50W TO-247、TO-3P 押し出し成型 センス抵抗の選択 センス抵抗の電圧降下が電流シェアリングの精度を決めます。 エラーアンプの入力オフセットによるシェアリングの誤差は、次 式が示すように、センス電圧を高くすることで減少します。 ∆I IL = |I1– I2| IL = | V_EA(OS)| IL• RS = 2mV IL• RS (4)

I1とI2は2つの電源の電流、ILは負荷電流（I1＋I2＝IL）、RS

はセンス抵抗の値、VEA（OS）は内部エラーアンプの入力オフ セットです。センス抵抗に負荷電流の半分が流れることで生じ る25mVの電圧降下の場合（つまりIL・RS＝50mVの場合）、 シェアリングの誤差は4%になります。OUTピンと負荷の間に コネクタが存在する場合は、コネクタ抵抗の効果を最低限に 抑えるために、センス抵抗の値も大きくしなければならないこ とがあります。センス電圧が高い場合、精度はセンス抵抗の 許容誤差で制限されます。 シェアリングの精度要件を緩和できる場合は、小さい値のセ ンス抵抗を選択して、センス抵抗による電力損失を低減でき ます。電力損失のワーストケースは、最大負荷、つまり負荷電 流シェアリングの有効範囲外で発生します。センス抵抗を小さ くする場合、VEA（OS）/RSより小さな負荷電流に対しては、シェ アリングのループが閉じないことに注意が必要です。 電源間で負荷電流を等分する必要がないアプリケーション では、2つのセンス抵抗の値が異なっていてもかまいません。 そのような場合は、次の関係が成り立ちます。 R_S1 R_S2 = I2 I₁ (5) CPOコンデンサの選択 CPOピンとVINピンの間のコンデンサの推奨値は、MOSFET の入力容量（CISS）のおよそ10倍です。コンデンサの値が大き いほど、それに応じて内部チャージポンプによる充電に長い 時間を要します。このコンデンサは、MOSFETのゲート容量と 電荷を共有するため、値が小さいとゲートの高速ターンオン 時に電圧降下が大きくなります。

アプリケーション情報

LTC4370

13

4370f 外部CPO電源 内部チャージポンプによるCPOコンデンサの充電、特にデバ イスのパワーアップ時の充電には数ミリ秒が必要です。この 時間は、CPOピンに外部電源を接続することで短縮できます。 CPOとVINピン間の内部クランプに流れる電流を制限するた めに、直列抵抗が必要です。CPO電源は、MOSFETのゲート 駆動要件を満たすために、主入力電源の電圧よりも高くする 必要があります。図5に、このような構成の3.3V負荷シェアリ ング・アプリケーションを示します。この回路では1kの抵抗を 介して、CPOピンに12V電源が接続されています。1kの抵抗 はVINピンが接地されたときにCPOピンに流れ込む電流を 制限します。8.7Vでゲートを駆動する場合（12V-3.3V）は、M1 とM2にはロジック・レベルのMOSFETが適当です。 ループの安定性 サーボ・アンプのループは、Nチャネル・パワーMOSFETのゲー ト容量によって補償されます。通常、これ以外に補償用の部 品は不要です。ゲート容量が1nF未満のMOSFETを選択し た場合、ゲートとソース間に1nFの補償コンデンサが必要に なることがあります。 負荷シェアリングの制御ループは、COMPピンからグランドに 接続されたコンデンサによって補償されます。このコンデンサ の容量は、MOSFETの入力容量CISS x 50以上とします。コン デンサの容量を大きくするとシェアリング状態に達するまでの 遅延が増大する代わりに、安定性が改善されます。これに対 し、小さな容量のコンデンサを使用した場合、安定するまでに 2つの電源間で電流供給が交互に切り替わる可能性がありま す。CPOコンデンサを省略する場合、つまりゲートの高速ター ンオンを使用しない場合のCOMPコンデンサの値は、単純に 10xCISSとすることができます（図6を参照）。 パルス状負荷に対する入出力容量 パルス状負荷の場合、周波数が100Hz未満ならば、サイクル ごとに負荷電流シェアリングが実行されます。これより高い周 波数では、毎サイクル電流シェアリングが行われるとは限りま せんが、時間平均すれば電流は分配されます。グリッチやリッ プルを最低限に抑えるために、入力にバイパス容量を接続す る必要があります。コントローラは負荷シェアリングを実現する ために電源電圧差を補償しようとするため、このバイパス・コン デンサは重要です。また、負荷シェアリング回路に流れる負荷 電流のDC成分を大きくするために、十分な負荷容量を与え る必要もあります。先に述べたとおり、IL・RDS（ON）が75mV未 満になるように設計することも重要です。 デューティ・サイクルが非常に小さい場合、または非常に周波 数の低い負荷の場合、COMP電圧は、負荷電流がシェアリン グのしきい値VEA（OS）/RSを数百ミリ秒間下回るたびに振幅 します。このため、次の負荷サイクルではCOMPが約0.7Vま たは1.24Vの動作点に立ち上がってシェアリングの状態が確 立するまでに遅延が発生します。この遅延を避けるには、負荷 電流がVEA（OS）/RS以下にならないようにします。 図5.起動とリフレッシュを高速化するためにCPOに 外部電源から12Vを給電した3.3V負荷シェアリング GATE1 CPO1 CPO2 4370 F05 VINA 3.3V VINB 3.3V 12V 1k 1k TO SENSE RESISTOR TO SENSE RESISTOR M1 M2 C1 39nF C2 39nF VIN1 GATE2 VIN2 LTC4370

アプリケーション情報

図6.電流シェアリング12V電源 M2

SUM85N03-06P D1: RED LED, LN1251C NC NC D1 M1 SUM85N03-06P GATE1 CPO1 CPO2 GND EN1 EN2 RANGE 4370 F06 VINA 12V VINB 12V OUT 10A VIN1 VCC FETON1 COMP FETON2 OUT1 OUT2 GATE2 VIN2 LTC4370 R1 2.5mΩ R2 2.5mΩ CC 0.039µF CVCC 0.1µF R3 47.5k R4 2.7k

LTC4370

14

4370f 入力トランジェントに対する保護 入力と出力の容量が非常に小さい場合、電流の急激な変化 によって、VINピンとOUTピンに絶対最大定格の24Vを超え る過渡変動が生じる可能性があります。OR接続アプリケー ションでは、OUTピンからグランドにサージ・サプレッサを1 個接続すれば、全ての入力をクランプできます。サージ・サプ レッサがない場合も、10μFの出力容量があれば、ほとんどの アプリケーションで24Vを超える過渡変動を防止するのに十 分です。 12Vの設計例 この設計例では、最大負荷電流10Aの12Vシステムで許容 誤差 2%の電源を使用する場合の、部品選定の補法を示し ます（図6）。つづいて、同様の5Vシステム（図1）に必要となる 再計算を示します。 はじめに、最大負荷時に順方向電圧降下が所望の値になる ようなMOSFETのRDS（ON）を計算します。VFWDとして50mV を想定します。 RDS(ON)≤ _IVFWD LOAD = 50mV 10A = 5mΩ SUM85N03-06Pは、RDS（ON）＝4.5mΩ、BVDSS＝30V、VGS （MAX）＝20Vを、DD-Pak （TO-263）サイズのパッケージで実

現した、適切なソリューションです。0.5IL・RDS（ON）が22.5mV であることから、サーボ・アンプは25mVの最小順方向レギュ レーション電圧を、VRANGEで設定される最大シェアリング範 囲まで制御できます。 12Vの2%は240mVです。ほとんどの電源電圧差で動作さ せるには、シェアリングの有効範囲ΔVIN（SH）を、およそ2 240mV（ 480mV）にする必要があります。R3を47.5kとすると、 VRANGEは475mVに設定されます。最大順方向レギュレー ション電圧の計算には式1を使用します。 VFR(MAX) = 10µA ・ 47.5k + 25mV = 500mV 式3からMOSFETの最大電力損失は、次のように計算され ます。 PD(MAX) = 10A ・ 500mV = 5W MOSFETのドレイン周辺には十分なPCB面積とエア・フロー を確保して、接合部温度が最大値の175 Cを超えないように する必要があります。 2.5mΩのセンス抵抗は、最大負荷時に25mVの電圧降下を生 じ、エラーアンプのオフセットによるシェアリング誤差は、2mV/ （10A・2.5mΩ）、すなわち8%になります（式4）。最大負荷時 のセンス抵抗による電力損失は、10A2_{・2.5mΩ＝250mWで} す。電源電圧の12Vは十分に大きく、ダイオードによる電圧降 下を許容できるため、ゲートの高速ターンオンは不要です。こ のため、CPOのコンデンサは省略します。MOSFETの入力容 量CISSは約3800pFです。高速ターンオンを使用しないため、 COMPコンデンサのCCはCISSの10倍の0.039μFだけでかま いません。 赤色LEDのD1は、MOSFETのいずれか1つがオフになったと きに点灯し、シェアリング状態が中断していることを示します。 十分な輝度を得るには、約3mAを流す必要があります。ダイ オードの電圧降下2Vと0.6VのVOLを考慮して、R4は2.7kに 設定します。 5Vの設計例 5V、10Aのシステムで許容誤差 3%の電源と高速ゲート・ター ンオンを使用する場合（図1）、R3、C1、C2、CC、R4について 再計算が必要です。想定される電源電圧差を考慮して、R3は 30.1kに設定します（2・3%・5V から 300mVが得られます）。 C1とC2は10 x CISS＝0.039μFに設定します。高速ターンオ ンを使用するため、CCには50 x CISS＝0.18μFに近い値を選 択します。5V電源でLEDに3mAを流すには、R4を820Ωに する必要があります。

アプリケーション情報

LTC4370

15

4370f PCBレイアウトに関する検討事項 正確な電流シェアリングを実現するには、センス抵抗とOUT ピンをケルビン接続することが重要です。MOSFETはセンス 抵抗のできる限り近くに配置します。MOSFETへのトレース は幅を広く、長さを短くして抵抗性の損失を最小にします。 MOSFETを通る電源パスに関連するPCBトレースは抵抗を小 さくする必要があります。MOSFETの電力損失を最適化する ために、ドレイン側に十分な銅箔面積を確保するか、ヒートシ ンクを設けるなどの熱管理の手法を検討する必要があります。 図7を参照してください。 バイパス・コンデンサCVCCを、VCCとGNDの間にできるだけ 近づけて配置することも重要です。C1とC2はCPOとVINピン の近傍に配置します。COMPピンには、基板の漏れ電流を低 く保つためにガード・リングが必要になる場合があります。 図7.M1、M2、CVCC、R1、R2の推奨PCBレイアウト

アプリケーション情報

4370 FO7 MSOP-16 R1 G S W TO LOAD CURRENT FLOW CURRENT FLOW VIA TO GROUND PLANE D M2_DD-PAK FROM SUPPLY B G S CVCC W D M1_DD-PAK FROM SUPPLY A R2 TRACK WIDTH W: 0.03 PER AMPERE ON 1oz Cu FOIL

DRAWING IS NOT TO SCALE!

LTC4370

16

4370f

標準的応用例

出力20Aの電流シェアリング3.3V電源 C2 0.1µF C1 0.1µF GATE1 CPO1 CPO2 GND EN1 EN2 RANGE 4370 TA02 VINA 3.3V ±3% VINB 3.3V ±3% R3 20k OUT 20A VIN1 VCC FETON1 COMP FETON2 OUT1 OUT2 GATE2 VIN2 LTC4370 R1 2mΩ R2 2mΩ CC 0.47µF CVCC 0.1µF M2 IRLS3034PBF M1 IRLS3034PBF

LTC4370

17

4370f

標準的応用例

RANGE_をVCCに接続した12V理想ダイオードOR（負荷シェアリングと比較するために掲載） 負荷シェアリングが不要の場合はLTC4353を使用してください。 M2 SUM85N03-06P M1 SUM85N03-06P GATE1 CPO1 NC NC CPO2 VCC EN1 EN2 GND 4370 TA03 VINA 12V VINB 12V OUT 10A VIN1 RANGE FETON1 COMP NC FETON2 OUT1 OUT2 GATE2 VIN2 LTC4370 CVCC 0.1µF

LTC4370

18

4370f

パッケージ

最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 DE_{パッケージ} 16ピン・プラスチックDFN（4mm 3mm） （Reference LTC DWG # 05-08-1732 Rev Ø） 3.00 ±0.10 (2 SIDES) 4.00 ±0.10 (2 SIDES) 0.40 ± 0.10 1.70 ± 0.10 0.75 ±0.05 R = 0.115 TYP R = 0.05 TYP 3.15 REF 1.70 ± 0.05 1 8 16 9 0.200 REF 0.00 – 0.05 (DE16) DFN 0806 REV Ø 3.15 REF 2.20 ±0.05 0.70 ±0.05 3.60 ±0.05 0.25 ± 0.05 3.30 ±0.05 3.30 ±0.10 0.45 BSC 0.23 ± 0.05 0.45 BSC 推奨する半田パッドのピッチと寸法 半田付けされない領域には半田マスクを使用する ピン 1 の トップ・マーキング （NOTE 6） ピン 1 のノッチ R＝0.20 または 0.35 45の面取り 露出パッドの底面 パッケージの外形 NOTE：

1. 図は JEDEC パッケージ・アウトライン MO-229 のバージョンのバリエーション（WGED-3）として提案。 2. 図は実寸とは異なる 3. 全ての寸法はミリメートル 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。  モールドのバリは（もしあれば）各サイドで 0.15mm を超えないこと 5. 露出パッドは半田メッキとする 6. 灰色の部分はパッケージのトップとボトムのピン 1 の位置の参考に過ぎない

LTC4370

19

4370f リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。

パッケージ寸法

最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/を参照してください。 MS_{パッケージ} 16ピン・プラスチックMSOP （Reference LTC DWG # 05-08-1669 Rev Ø） MSOP (MS16) 1107 REV Ø 0.53 ± 0.152 (.021 ± .006) 0.18 (.007) 1.10 (.043) MAX 0.17 – 0.27 (.007 – .011) TYP 0.86 (.034) REF 0.50 (.0197) BSC 16151413121110 1 2 3 4 5 6 7 8 9 0.254 (.010) _{0° – 6° TYP} DETAIL “A” DETAIL “A” 5.23 (.206) MIN 3.20 – 3.45 (.126 – .136) 0.889 ± 0.127 (.035 ± .005) 0.305 ± 0.038 (.0120 ± .0015) TYP 0.50 (.0197) BSC 4.039 ± 0.102 (.159 ± .004) (NOTE 3) 0.1016 ± 0.0508 (.004 ± .002) 3.00 ± 0.102 (.118 ± .004) (NOTE 4) 0.280 ± 0.076 (.011 ± .003) REF 4.90 ± 0.152 (.193 ± .006) MS Package 16-Lead Plastic MSOP

(Reference LTC DWG # 05-08-1669 Rev Ø) 推奨する半田パッドのレイアウト シーティング・ プレーン ゲージ・プレーン NOTE： 1. 寸法はミリメートル / （インチ） 2. 図は実寸とは異なる 3. 寸法にはモールドのバリ、突出部、またはゲートのバリを含まない  モールドのバリ、突出部、またはゲートのバリは、各サイドで 0.152mm（0.006"）を超えないこと 4. 寸法にはリード間のバリまたは突出部を含まない  リード間のバリまたは突出部は各サイドで 0.152mm（0.006"）を超えないこと 5. リードの平坦度（成形後のリードの底面）は最大 0.102mm (0.004") であること

LTC4370

20

4370f

 LINEAR TECHNOLOGY CORPORATION 2012 LT 0512 • PRINTED IN JAPAN

リニアテクノロジー株式会社

〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03-5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp

関連製品

標準的応用例

製品番号 説明 注釈 LTC1473/ LTC1473L デュアルPowerPath TM スイッチ・ドライバ Nチャネル、4.75V∼30V/3.3V∼10V、SSOP-16パッケージ LTC1479 デュアル・バッテリ・システム用PowerPathコントローラ 3個のNチャネル・ドライバ、6V∼28V、SSOP-36パッケージ LTC4352 モニタ機能付き低電圧理想ダイオード・コントローラ Nチャネル、0V∼18V、UV、OV、MSOP-12および DFN-12パッケージ LTC4353 デュアル低電圧理想ダイオード・コントローラ デュアルNチャネル、0V∼18V、MSOP-16および DFN-16パッケージ LTC4354 負電圧ダイオードORコントローラおよびモニタ デュアルNチャネル、–4.5V∼–80V、SO-8およびDFN-8パッケージ LTC4355 電源およびフューズのモニタ付き正の 高電圧理想ダイオードOR デュアルNチャネル、9V∼80V、SO-16およびDFN-14パッケージ LTC4357 正の高電圧理想ダイオード・コントローラ Nチャネル、9V∼80V、MSOP-8およびDFN-6パッケージ LTC4358 5A理想ダイオード 内部Nチャネル、9V∼26.5V、TSSOP-16およびDFN-14パッケージ LTC4411 2.6A低損失理想ダイオード、ThinSOTTM パッケージ 内部Pチャネル、2.6V∼5.5V、40μA IQ、SOT-23パッケージ LTC4412/

LTC4412HV 低損失PowerPathコントローラ、ThinSOTパッケージ Pチャネル、2.5V∼28V/36V、11μA IQ、SOT-23パッケージ

LTC4413/ LTC4413-1 デュアル2.6A、2.5V∼5.5V理想ダイオード、 DFN-10パッケージ デュアル内部Pチャネル、2.5V∼5.5V、DFN-10パッケージ LTC4414 大型PチャネルMOSFET用36V低損失PowerPath コントローラ Pチャネル、3V∼36V、30μA IQ、MSOP-8パッケージ LTC4415 電流制限を調整可能なデュアル4A理想ダイオード デュアルPチャネル50mΩ理想ダイオード、1.7V∼5.5V、 15mV順方向電圧降下、MSOP-16およびDFN-16パッケージ LTC4416/

LTC4416-1 大型PチャネルMOSFET用36V低損失デュアルPowerPathコントローラ デュアルPチャネル、3.6V∼36V、70μA IQ、MSOP-10パッケージ

1.2V_{負荷シェアリング} SUM85N03-06P SUM85N03-06P 39nF GATE1 CPO1 CPO2 GND EN1 EN2 RANGE 4370 TA04 VINA 1.2V VINB 1.2V 0.1µF 7.5k 5V OUT 39nF VIN1 VCC FETON1 COMP FETON2 OUT1 OUT2 GATE2 VIN2 LTC4370 2mΩ 2mΩ 0.18µF