• • • • • • • • • • • • • • • • • • • • • 同期式 PWM スイッチング・コンバータ NCP3170

NCP3170

PWMスイッチング・

コンバータ

NCP3170

はにれた

PWM

スイッチングレ

ギュレータです。

NCP3170

は

4.5~18 V

でし、ソースは

3 A

で 、 わ ず か

0. 8 V

の

を で き ま す 。

NCP3170

はモードもしています。け

をらすために、ソフト・スタート、$、スイッ チング% など、&くのがで'されています。

NCP3170

は(

SOIC−8

パッケージで,されています。

特長

• ^{4.5 V~18 V}

の-.

• ^{90 m} Wハイサイド、 25 Wローサイド・スイッチ

•

ピンの

FMEA

フォールト・トレラント

• ^{3 A}

の

•

6'

500 kHz

および

1 MHz PWM

•

サイクルのモニタリング

• ^1.5%

:;

• 4.6 ms

ソフトスタート

• <

•

ターンオン・プレバイアス

• $!"

• #$%@&

•

サーマル・シャットダウン

• 'フリー・デバイス

表的アプリケーション

•

セット・トップ・ボックス

• ^DVD/

ブルーレイ・ドライブおよび

HDD

• ^LCD

モニタおよび

TV

•

ケーブル・モデム

• ^PCIe

グラフィックス・カード

•

テレコム

/

ネットワーキング

/

データ(PQ

•

ポイントオブロード

DC/DC

コンバータ

Figure 1. Typical Application Circuit NCP3170

FB1 V_IN

3.3 V EN

VIN

VSW

AGND COMP PG

PGND R_C

R1

R2 L1 4.7 mH C1

22 mF

C2, C3 22 mF C_C

www.onsemi.jp

SOIC−8 NB CASE 751

MARKING DIAGRAM

3170x ALYW

G 1 8

PIN CONNECTIONS

COMP FB

EN AGND

PG V_IN

V_SW PGND

(Top View)

Device Package Shipping^† ORDERING INFORMATION

NCP3170ADR2G SOIC−8 (Pb−Free)

2,500/Tape & Reel

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

NCP3170BDR2G SOIC−8 (Pb−Free)

2,500/Tape & Reel 3170x = Specific Device Code

x = A or B

A = Assembly Location L = Wafer Lot

Y = Year

W = Work Week G = Pb-Free Package

Figure 2. NCP3170 Block Diagram hs

EN

UVLO POR

Power Control (PC)

VDD

Driver Voltage

Clamp VCV VCL

VIN

0.030 V/A Current Sense Reference

ORing Circuit

Soft Start

FB

COMP

PG

+

−

+

−

S Slope

Compensation

Oscillator S^SETQ R_CLRQ

Soft Start Complete

998 mV

867 mV

728 mV +

− +

− +

−

AGND

Over Temperature

Protection

Zero Current Detection

VSW

PGND NDRV

PDRV VIN

VCW

VCL Logic

HS

LS Pulse by

Pulse Current

Limit

VSW

Table 1. PIN FUNCTION DESCRIPTION

Pin Pin Name Description

1 PGND The power ground pin is the high current path for the device. The pin should be soldered to a large copper area to reduce thermal resistance. PGND needs to be electrically connected to AGND.

2 VIN The input voltage pin powers the internal control circuitry and is monitored by multiple voltage comparators.

The VIN pin is also connected to the internal power PMOS switch and linear regulator output. The VIN pin has high di/dt edges and must be decoupled to ground close to the pin of the device.

3 AGND The analog ground pin serves as small-signal ground. All small-signal ground paths should connect to the AGND pin and should also be electrically connected to power ground at a single point, avoiding any high current ground returns.

4 FB Inverting input to the OTA error amplifier. The FB pin in conjunction with the external compensation serves to stabilize and achieve the desired output voltage with current mode compensation.

5 COMP The loop compensation pin is used to compensate the transconductance amplifier which stabilizes the operation of the converter stage. Place compensation components as close to the converter as possible.

Connect a RC network between COMP and AGND to compensate the control loop.

6 EN Enable pin. Pull EN to logic high to enable the device. Pull EN to logic low to disable the device. Do not leave it open.

7 PG Power good is an open drain 500 mA pull down indicating output voltage is within the power good window. If the power good function is not used, it can be connected to the VSW node to reduce thermal resistance. Do not connect PG to the VSW node if the application is turning on into pre-bias.

8 VSW The VSW pin is the connection of the drains of the internal N and P MOSFETS. At switch off, the inductor will drive this pin below ground as the body diode and the NMOS conducts with a high dv/dt.

Table 2. ABSOLUTE MAXIMUM RATINGS (measured vs. GND pin 3, unless otherwise noted)

Rating Symbol V_MAX V_MIN Unit

Main Supply Voltage Input V_IN 20 −0.3 V

Voltage between PGND and AGND V_PAG 0.3 −0.3 V

PWM Feedback Voltage F_B 6 −0.3 V

Error Amplifier Voltage COMP 6 −0.3 V

Enable Voltage EN V_IN + 0.3 V −0.3 V

PG Voltage PG V_IN + 0.3 V −0.3 V

VSW to AGND or PGND V_SW V_IN + 0.3 V −0.7 V

VSW to AGND or PGND for 35ns V_SWST V_IN + 10 V −5 V

Junction Temperature (Note 1) T_J +150 °C

Operating Ambient Temperature Range T_A −40 to +85 °C

Storage Temperature Range T_stg − 55 to +150 °C

Thermal Characteristics (Note 2) SOIC−8 Plastic Package

Maximum Power Dissipation @ T_A = 25°C Thermal Resistance Junction-to-Air Thermal Resistance Junction-to-Case

P_D R_qJA RqJC

1.15 87 37.8

°C/WW

°C/W Lead Temperature Soldering (10 sec):

Reflow (SMD Styles Only) Pb-Free (Note 3)

RF 260 peak °C

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

()

を えるストレスは、デバイスにダメージをえるがあります。これらのを えたは、デバイスのを ない、ダメージがじたり、にを ぼすがあります。

1. The maximum package power dissipation limit must not be exceeded.

P_D+T_J(max)*T_A R_qJA

2. The value of qJA is measured with the device mounted on 2in x 2in FR−4 board with 2oz. copper, in a still air environment with T_A= 25°C.

The value in any given application depends on the user’s specific board design.

3. 60−180 seconds minimum above 237°C.

Table 3. RECOMMENDED OPERATING CONDITIONS

Rating Symbol Min Max Unit

Main Supply Voltage Input VIN 4.5 18 V

Power Good Pin Voltage PG 0 18 V

Switch Pin Voltage V_SW −0.3 18 V

Enable Pin Voltage EN 0 18 V

Comp Pin Voltage COMP −0.1 5.5 V

Feedback Pin Voltage FB −0.1 5.5 V

Power Ground Pin Voltage PGND −0.1 −0.1 V

Junction Temperature Range T_J −40 125 °C

Operating Temperature Range T_A −40 85 °C

Functional operation above the stresses listed in the Recommended Operating Ranges is not implied. Extended exposure to stresses beyond the Recommended Operating Ranges limits may affect device reliability.

()

!"#$%&を えるストレスでは!"#$を'られません。!"#$%&を えるストレスの()は、デバイスのにを えるがあります。

Table 4. ELECTRICAL CHARACTERISTICS

(T_A = 25°C, V_IN = V_EN = 12 V, V_OUT = 3.3 V for min/max values unless otherwise noted (Note 7))

Characteristic Conditions Min Typ Max Unit

Input Voltage Range (Note 5) 4.5 − 18 V

SUPPLY CURRENT

Quiescent Supply Current NCP3170A

NCP3170B

V_IN = EN = 12 V V_FB = 0.8 V (Note 5)

−

−

1.7 1.7

2.0 2.0

mA

Table 4. ELECTRICAL CHARACTERISTICS (continued)

(T_A = 25°C, V_IN = V_EN = 12 V, V_OUT = 3.3 V for min/max values unless otherwise noted (Note 7))

Characteristic Conditions Min Typ Max Unit

SUPPLY CURRENT

Shutdown Supply Current EN = 0 V (Note 5) − 13 17 mA

UNDER VOLTAGE LOCKOUT

VIN UVLO Threshold V_IN Rising Edge (Note 5) − 4.41 − V

VIN UVLO Threshold V_IN Falling Edge (Note 5) − 4.13 − V

MODULATOR

Oscillator Frequency NCP3170A

NCP3170B

Enable = V_IN 450

900

500 1000

550 1100

kHz

Maximum Duty Ratio NCP3170A

NCP3170B

91 90

−

−

96 96

%

Minimum Duty Ratio NCP3170A

NCP3170B

V_IN = 12 V 6.0

4.0

−

−

11 11.5

%

VIN Soft Start Ramp Time V_FB = VCOMP 3.5 4.6 6.0 ms

OVER CURRENT

Current Limit (Note 4) 4.0 − 6.0 A

PWM COMPENSATION

VFB Feedback Voltage T_A = 25°C 0.792 0.8 0.808 V

Line Regulation (Note 4) − 1 − %

GM − 201 − mS

AOL DC gain (Note 4) 40 55 − dB

Unity Gain BW (C_OUT = 10 pF) (Note 4) 2.0 − − MHz

Input Bias Current (Current Out of FB IB Pin) (Note 4) − − 286 nA

IEAOP Output Source Current V_FB = 0 V − 20.1 − mA

IEAOM Output Sink Current V_FB = 2 V − 21.3 − mA

ENABLE

Enable Threshold (Note 5) − 1.41 − V

POWER GOOD

Power Good High On Threshold − 875 − mV

Power Good High Off Threshold − 859 − mV

Power Good Low On Threshold − 712 − mV

Power Good Low Off Threshold − 728 − mV

Over Voltage Protection Threshold − 998 − mV

Power Good Low Voltage V_IN = 12 V, IPG = 500 mA − 0.195 − V

PWM OUTPUT STAGE

High-Side Switch On-Resistance V_IN = 12 V

V_IN = 4.5 V

−

−

90 100

130 150

mW

Low-Side Switch On-Resistance V_IN = 12 V

V_IN = 4.5 V

−

−

25 29

35 39

mW THERMAL SHUTDOWN

Thermal Shutdown (Notes 4 and 6) − 164 − °C

Hysteresis − 43 − °C

Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product performance may not be indicated by the Electrical Characteristics if operated under different conditions.

()

*+パラメータは、/0な12が3い4り、15されたテスト78に9する:;</で=しています。>なる78?で*+#$を@っ たAには、:;</で=している/を'られないがあります。

4. Guaranteed by design

5. Ambient temperature range of −40°C to +85°C.

6. This is not a protection feature.

7. The device is not guaranteed to operate beyond the maximum operating ratings.

TYPICAL PERFORMANCE CHARACTERISTICS

(Circuit from Figure 1, T_A = 25°C, V_IN = V_EN = 12 V, V_OUT = 3.3 V unless otherwise specified)

Figure 3. Light Load (DCM) Operation 1 ms/DIV Figure 4. Full Load (CCM) Operation 1 ms/DIV

Figure 5. Start−Up into Full Load 1 ms/DIV Figure 6. Short−Circuit Protection 200 ms /DIV

Figure 7. 50% to 100% Load Transient 100 ms/DIV Figure 8. 3.3 V Turn on into 1 V Pre−Bias 1 ms /DIV

TYPICAL PERFORMANCE CHARACTERISTICS

(Circuit from Figure 1, T_A = 25°C, V_IN = V_EN = 12 V, V_OUT = 3.3 V unless otherwise specified)

Figure 9. ICC Shut Down Current vs.

Temperature

Figure 10. NCP3170 Enabled Current vs.

Temperature

TEMPERATURE (°C) TEMPERATURE (°C)

110 90 70 30

10

−10

−30

−50 0 3 9 12 18 21 27 30

110 90 70 50 10

−10

−30

−50 1.3 1.4 1.5 1.6 1.7 1.9 2.0 2.1

Figure 11. Bandgap Reference Voltage vs.

Temperature

Figure 12. Switching Frequency vs.

Temperature

TEMPERATURE (°C) TEMPERATURE (°C)

110 70

50 30 10

−10

−30

−50 797 798 799 801 802 804 805 806

110 90 70 30

10

−10

−30

−50 496 497 498 499 500 501 502 503

Figure 13. Input Under Voltage Protection at 12 V vs. Temperature

Figure 14. Input Over Voltage Protection at 12 V vs. Temperature

TEMPERATURE (°C) TEMPERATURE (°C)

110 90 70 30

10

−10

−30

−50 705 710 715 720 725 730 735

110 90 70 30

10

−10

−30

−50 855 860 865 870 875 880

CURRENT DRAW (mA) CURRENT DRAW (mA)

BANDGAP REFERENCE (mV) SWITCHING FREQUENCY (kHz)

TRIP VOLTAGE AT FB PIN (mV) TRIP VOLTAGE AT FB PIN (mV)

50 130

6 15 24

Input Voltage = 18 V

Input Voltage = 12 V

Input Voltage = 4.5 V

30 1.8

130 Input Voltage = 18 V Input Voltage = 12 V

Input Voltage = 4.5 V

800 803

90 130

Input Voltage = 18 V

Input Voltage = 12 V

Input Voltage = 4.5 V

50 130

Input Voltage = 18 V

Input Voltage = 12 V Input Voltage = 4.5 V

50 130

Under Voltage Protection Rising

Under Voltage Protection Falling

50 130

Over Voltage Protection Rising Over Voltage Protection Falling

TYPICAL PERFORMANCE CHARACTERISTICS

(Circuit from Figure 1, T_A = 25°C, V_IN = V_EN = 12 V, V_OUT = 3.3 V unless otherwise specified)

Figure 15. High Side MOSFET R_DS(on) vs.

Temperature

Figure 16. Low Side MOSFET R_DS(on) vs.

Temperature

TEMPERATURE (°C) TEMPERATURE (°C)

110 90 50

30 10

−10

−30

−50 60 70 80 90 100 110 130

110 90 70 30

10

−10

−30

−50 15 20 25 30 35 40

Figure 17. Transconductance vs. Temperature Figure 18. Over Voltage Protection vs.

Temperature

TEMPERATURE (°C) TEMPERATURE (°C)

110 90 70 30

10

−10

−30

−50 180 185 190 195 200 205 210 215

110 90 70 30

10

−10

−30

−50 996.5 997.0 998.0 998.5 999.0 1000.0 1001.0 1001.5

HIGH SIDE MOSFET RDS(on) (mW) LOW SIDE MOSFET RDS(on) (mW)

TRANSCONDUCTANCE (mS) TRIP VOLTAGE AT FB PIN (mV)

70 130

Input Voltage = 12 V, 18 V Input Voltage = 4.5 V

50 130

Input Voltage = 4.5 V

50 130

Input Voltage = 18 V Input Voltage = 12 V

Input Voltage = 4.5 V

50 130

997.5 999.5 1000.5

Input Voltage = 18 V Input Voltage = 12 V Input Voltage = 4.5 V

Input Voltage = 12 V, 18 V 120

Figure 19. Input Under Voltage Protection vs.

Temperature

TRIP VOLTAGE AT FB PIN (mV)

Input Under Voltage Protection Rising

TEMPERATURE (°C) Input Under Voltage Protection Falling

110 90 70 30

10

−10

−30

−50 4.05 4.10 4.15 4.20 4.25 4.30 4.35 4.45

50 130

4.40

NCP3170A Efficiency and Thermal Derating

Figure 20. Efficiency (V_IN = 12 V) vs. Load Current

Figure 21. Efficiency (V_IN = 5 V) vs. Load Current 0

10 20 30 40 50 60 70 80 90 100

12 V, 500 kHz Efficiency

0 1 2 3

OUTPUT CURRENT (A)

EFFICIENCY (%)

V_o = 1.2 V

V_o = 1.8 V

V_o = 3.3 V V_o = 5 V

0 10 20 30 40 50 60 70 80 90 100

0 1 2 3

OUTPUT CURRENT (A)

EFFICIENCY (%)

5 V, 500 kHz Efficiency V_o = 3.3 V V_o = 1.8 V

V_o = 1.2 V

Thermal derating curves for the SOIC−8 package part under typical input and output conditions based on the evaluation board.

The ambient temperature is 25 ° C with natural convection (air speed < 50 LFM) unless otherwise specified.

Figure 22. 500 kHz Derating Curves at 5 V 0

1 2 3 4 5

25 35 45 55 65 75 85

T_A, AMBIENT TEMPERATURE (°C) IOUT, AMBIENT TEMPERATURE (°C)

1.2 V, 1.8 V, 3.3 V

0 1 2 3 4 5

25 35 45 55 65 75 85

Figure 23. 500 kHz Derating Curves at 12 V T_A, AMBIENT TEMPERATURE (°C)

1.2 V, 1.8 V, 3.3 V, 5.0 V

IOUT, AMBIENT TEMPERATURE (°C)

NCP3170B Efficiency and Thermal Derating

Figure 24. 12 V, 1 MHz Efficiency Figure 25. 5 V, 1 MHz Efficiency 0

10 20 30 40 50 60 70 80 90 100

12 V, 1 MHz Efficiency

0 1 2 3

OUTPUT CURRENT (A)

EFFICIENCY (%)

V_o = 1.2 V

V_o = 1.8 V

V_o = 3.3 V V_o = 5 V

0 10 20 30 40 50 60 70 80 90 100

0 1 2 3

OUTPUT CURRENT (A)

EFFICIENCY (%)

5 V, 1 MHz Efficiency V_o = 3.3 V V_o = 1.8 V

V_o = 1.2 V

Thermal derating curves for the SOIC−8 package part under typical input and output conditions based on the evaluation board.

The ambient temperature is 25 ° C with natural convection (air speed < 50 LFM) unless otherwise specified.

Figure 26. 1 MHz Derating Curves at 5 V Input Figure 27. 1 MHz Derating Curves at 12 V Input 0

1 2 3 4 5

25 35 45 55 65 75 85

IOUT, AMBIENT TEMPERATURE (°C)

1.2 V, 1.8 V 3.3 V

T_A, AMBIENT TEMPERATURE (°C) T_A, AMBIENT TEMPERATURE (°C) 0

1 2 3 4 5

25 35 45 55 65 75 85

1.2 V, 1.8 V 3.3 V

5.0 V

IOUT, AMBIENT TEMPERATURE (°C)

詳細説

NCP3170

は、ハイサイド

PMOS

スイッチとローサ イド

NMOS

スイッチを)*したモードレギ ュレータです。

4.5 V~18 V

の-

.

で し、

3 A

の$%を,します。デューティ+

は

8~92%

の.で,Sでき、TUい.が

Vになります。イネーブル・コントロール、パワ ーオン・リセット

(POR)

、-Wロックアウ ト、6'ソフト・スタート、$!"、-

< 、およびサーマル・シャットダウンなどの をXえています。

イネーブルおよびソフトスタート

Figure 28

に"していない-コンパレー タが、Y-

4.13 V ./でデバイスをZ0

にディセーブルします。-Wディセーブル

を[1して、\2によるコンバータの3

を45します。イネーブル・ピンを6に]すると コンバータをターンオンでき、デバイスはデフォル で-がイネーブルされた7^になります。

イネーブル・ピンはフロート7^にしないでくださ い。

Figure 28. Input Voltage Enable NCP3170 EN

VIN

AGND 4.5 V−18 V

C1_IN

,SVなWロックアウト (UVLO)

のスレッシ ョルドが`8なabは、

EN

ピンを[1できます。

EN

ピン・コンパレータのトリップ

は

1.38 V ( 9: )

です。-が

4.14 V

を;えるをcdす ると、

VIN UVLO

が<eされ、スイッチングを=f Vかどうかをg'するためにイネーブルがチェッ クされます。トリップ

1.38 V

をijすると、デ バイスはイネーブルになり、ソフト・スタート・シ ーケンスがfまります。>いklmを[1するab は、スイッチング・ノードとの?bo@をpAする ために、

1 nF

コンデンサで

EN

ピンをバイパスしなけ ればなりません。

Figure 29. Input Under Voltage Lockout Enable NCP3170 EN

VIN

AGND 4.5 V−18 V

C1_IN R1_UV

R2_UV C1_UV

Figure 30

に"すとおり、コンデンサを]するこ とにより、イネーブル・ピンを[1してターンオン をBくすることができます。

Figure 30. Delay Enable NCP3170 EN

VIN

AGND 4.5 V−18 V

C1_IN R_bias

C1_DLY

イネーブル・スレッショルドにヒステリシスをC dしたいabは、にバイアスklを[1してC dできます。ソフト・スタートがfすると、ヒス テリシスがされます。がrDすると、

イネーブル・ノードにがれEんでがrD します。イネーブルおよびヒステリシスのスレッシ ョルドは、1を[

1

して

FG

することができま す。

VIN_HYS+VIN_Start*EN_TH)R1_UV

(eq. 1)

ƪ

^VOUTR3^*_UV^ENTH*EN_TH R2_UV

ƫ

VIN_Start+EN_TH

ƪ

^1)R1UVR2_UV

^ǒ

^R2UVR3⁾_UV^R3UV

^Ǔ ƫ

^{(eq. 2)}

ここで、

EN

TH

=

イネーブル・スレッショルド

VIN

START

=

-=fスレッショルド

R1

_UV

=

ハイサイドkl

R2

_UV

=

ローサイドkl

R3

_UV

=

ヒステリシス・バイアスkl

V

_OUT

=

s't

Figure 31. Added Hysteresis to the Enable UVLO NCP3170 EN

VIN

AGND 4.5 V−18 V

C1_IN R1_UV

R2_UV R3_UV

V_OUT

デバイスはuvのHを[1して、9:

TTL

また は>ロジックでイネーブルすることができま す。

Figure 32. Logic Turn-on NCP3170 EN

VIN

AGND 4.5 V−18 V

C1_IN

R1_LOG

R2_LOG C1_LOG

Figure 33

に"すとおり、イネーブルはパワー・グ ッド

(PG)

ピンとw1して、パワー・シーケンスに[

1することもできます。イネーブル・ピンはマスタ のに]するか、マスタ・レギュレー

タの

PG

ピンへのklを[1して-に]する ことができます。

Figure 33. Enable Two Converter Power Sequencing NCP3170

EN VIN

AGND 4.5 V−18 V

PG

VSW

FB

V_o1

V_o1

NCP3170 EN

VIN

AGND 4.5 V−18 V

VSW

FB

V_o2 V_o2

デバイスがイネーブルされると、リファレン スがグランドから

800 m Ｖの'ポイントまで

xrDします。このytプロセスは、

4.5 ms

のJ にわたってK し、rのソースからのを

Wし、

MOSFET

でのストレスをWvさせて、

スタートアップzにインダクタがL{しないよ うにします。

プリバイアス・スタートアップ

NCP3710

はプリバイアス$%の7^でMすると

きは、コンデンサをeしません。ソフト・ス タートはリファレンスがグランド|の7^で

=fします。ハイサイド・スイッチとロー・サイド

・スイッチの}~がターンオフします。リファ レンスはゆっくりrDし、

OTA

がを€さ れたリファレンスにs'tします。プリバイア ス7^では、

FB

ピンのはリファレンス よりも>いため、

OTA

は

COMP をグランド|

にNします。リファレンスがrDすると、

FB

ピンがリファレンスを;えるまで、

COMP

ピンはローにNされます。リファレン スを;えると、‚

OMP

ピンは

OTA

エラーP„に …Oできます。

PWM

ランプの†が

0.6 V

であるため、

リファレンスが

FB を;えてからデバイ

スがスイッチングを=fするまでわずかなB‡がˆ

(します。

COMP

エラーP„がランプの†とijす ると、ハイサイド・スイッチ、いてローサイド・

スイッチがターンオンします。リファレンス が

FB を;えた‰は、がeすること

なく、ソフト・スタートが$にPQします。

パワー・グッド(電源正$)

コンバータのは、RのŠS

ピンでモニタされます。

Figure 34

に"すとおり、

OTA

のŠSノードに

2

‹のコンパレータがTUされて おり、ŠSのウィンドウをモニタします。

3トリップがK するVがあるので OTA

でソフ ト・スタートが,Sされるため、ソフト・スタート

・シーケンスzは、すべてのコンパレータがV

Wされます。さらに、コンパレータがXŒされるま

で、

Pg

ピンはローに<されます。

PG

の7^がコン バータのスイッチングにYをŽえることはありま せん。ソフト・スタートJZ‰、ŠSがコンパ レ ー タ

1

のリ ファレ ン ス

よ りWいa b

(V

_FB

< 0.726)

、はW

(OUV)

とみなされま す。デバイスは、

100 k Wのプルアップklでローに

なっている

PG

ピンでW7[を"します。ŠSピ ンがコンパレータ

1

とコンパレータ

2

のリファレ ンスのJ

(0.726 < V

_FB

< 0.862)

までrDすると、

は$とみなされ、

PG

ピンが<eされ ます。‰に、ŠSがコンパレータ

2

よりき いab

(V

FB

> 0.862)

、は-

(OOV)

と みなされます。

OOV

は

PG

ピンのローで"されます。

OOV

および

OUV のブロックと PG

ピンの グラフィカル!を

Figures 34~36

に"します。

Figure 34. OOV and OUV System FB 800 mV

862 mV 726 mV

Comp 2

Comp 1

SOFT Start

Complete PG

12 V 100 kW +

− +

− +

−

Figure 35. OOV and OUV Window

V_OOV = 862 mV

V_OUV = 726 mV V_REF = 0.8 V Hysteresis = 14 mV

Hysteresis = 14 mV Power Good OUV OOV

Figure 36. OOV and OUV Diagram 0.862 V

0.8 V 0.726 V

FB Voltage Soft Start Complete Power Good

パワー・グッドを[1しないab、

VSW

ノー ドに]して\klをvげることができます。アプ リケーションがプリバイアス7^でMされるab は、

PG

を

VSW

ノードに]しないでください。

スイッチング%波&

N C P 3 1 7 0

のスイッ チ ン グ %

は6 'さ れ ており、K‘Qで'されます。’]のスイッ チング% はデバイスでのバラツキのために、

NCP3170A

で

450~550 kHz

、

NCP3170B

で

900 kHz~

1.1 MHz

です。

軽負荷'(

#$%は”^に、$%がスタンバイ・モード

にあり、ほとんどを`8としない

1~300 mA

の$

%でのです。#$%z、レギュレータは_

コンバータのをエミュレートし、レギ ュレータはパルスをスキップできます。_

エミュレーションは、インダクタをれるがゼ ロになりローサイド・スイッチをオフにするポイン トをして’Qされます。がゼロになるポイ ントで、ローサイド・スイッチがターンオフしない ab、は`aし、コンデンサをeしま す。ローサイド・スイッチが—˜されるため、™š

bcはバック・バイアスされたローサイド MOSFET

のボディ・ダイオードだけです。›dの コンバータとeなり、インダクタのは\に なります。?fとして、スイッチ・ノードはœ イ ンダクタンスとスイッチ・ノードに]されたコン デンサでK‘します。

OTA

はgしてをs 'tしますが、

Figure 37

に"す$%にづいて パルスをスキップします。

NCP3170

のh5は、9:の

1.7 mA

から の

2 mA

までytします。インダクタンス、iž

jŸびklにおけるyt、Ÿびは、9:0

に

3%

の

#$%@&ytをもたらします。

Zero Current Point Switch

Node

0V

Inductor Current Feedback Voltage

Reference Votlage COMP

Voltage

Ramp Threshold 0A

Figure 37. Light Load Operation

6 ms = 166 kHz 2 ms = 50 kHz

)護*能 過電流)護

は$%に してパルス¡|でkされます。

ハイサイドの¢オンJzに、がで'さ れたkmと+lされます。kを;えたa b、ハイサイドおよびローサイド

MOSFET

はシャッ トオフし、

13.5 m s

のJパルスはされません。そ のJzに、がWvし、インダクタが eします。eJの‰、コンバータはソフト・

スタートを=fします。$%が<eされないab、

kを;えるまでインダクタでのが£dし

ます。kを;えると、ハイサイドおよびロー

します。$%が<eされたab、$なソフト・

スタートがfまり、デバイスはkを;えるま で($どおりスイッチングをgします。

Switch Node

Inductor Current Current Limit

13.5 ms Hold Time

そのkは~¤のYをŽえ、ピーク

トリップレベルが、 5 V

のトリップレベルから

0.2%/V

rDさせますす。

サーマル・シャットダウン

サーマル・リミットは、< ではありません が、\mnが じたabは

150 ° C

でします。サ ーマル・コンパレータが

150 ° C

のダイo;でトリッ プしたab、デバイスは

120 ° C

まで¦えないと§ス タートできません。サーマル・トリップがする と、スイッチングが5まり、ハイサイドおよびロー サイド

MOSFET

はオフにドライブされます。さら に、$インジケータはサーマル・トリップが

<eされるまでローにプルされます。ダイo;が 120 ° C

になると、デバイスはソフト・スタートを§

fして($を=fします。

Switch Node

Output Voltage

Thermal Comparator

IC Temperature

Figure 39. Over Temperature Shutdown

120°C 150°C

過電0)護

ソフト・スタートがZすると、コンバータ のはRの

FB

ピンでモニタされま す。ŠSノードに

1

‹のコンパレータがTUされ、

-< を¨,します。-がされたa

b、ŠSが

OVV

スレッショルドよりWくなるま で、ハイサイド・スイッチはターンオフし、ローサ イド・スイッチはターンオンします。

Figure 40

に"

すとおり、が

OOV

スレッショルドよりvがる と、スイッチングが($どおりgします。

0.800 V

0.726 V 0.862 V

FB Voltage

Power Softstart 1.0 V

Low Side

Figure 40. Over Voltage Low Side Switch Behavior

Complete

Good

Switch

デューティ比

デューティ+は

8~92%

の.で,Sでき、TUい .がVになります。

8%

のデューティ+

kが

PWM

をkします。©えば、アプリケー ションが

1.2 V

にyªしているab、コンバータは-

が

15.5 V ./

のときに$にします。

1.2 V

のを,しているときに、-が

15.5 V

を;えたab、コンバータはzにパルス

をスキップすることあります。パルス・スキップ では、

PWM

モードでのに+べてリップル が>くなります。uvの

Figure 41

および

42

に、

NCP3170A

および

B

のs«p¬を"します。s«

p¬のグラフには"してありませんが、

は

93%

のデューティ+のkまでrDでき、

16 V

といった>いを,でます。アプリケーシ ョンで

14 V

から

10 V

へのyªなど、>いデューティ

+が8qされるab、コンバータはデューティ +にrするまで$にします。©えば、-

が

16 V

でユーザが«$%にVな を したいab、b¯は

80%

のデューティ+を [1することです。s@なデューティ+と’]のデ ューティ+のtいは、システムでのvにより

が 14.8 V

ではなくて

12.8 V

になるためで す。’]にrVな

/

-+は、レイアウ ト、のu°、および±け-れVなv

žjによってeなります。

Figure 41. NCP3170A Safe Operating Area

Figure 42. NCP3170B Safe Operating Area

設計5順

レギュレータのFを=fする]は、F²

に-およびの³にwしてVなkり&くの

´µを)めることが—です。

オン・セミコンダクターは

NCP3170 xページの Fツール・セクションに、オンラインで[1でき

る

Microsoft Excel

^®ベースのFツールを1·してい ます。このツールにより、Fポイントをキャプチ ャし、yのF:にづいてレギュレータの

をztすることができます。

Table 5. DESIGN PARAMETERS

Design Parameter Example Value

Input Voltage (V_IN) 9 V to 16 V

Output Voltage (V_OUT) 3.3 V

Input Ripple Voltage (VCC_RIPPLE) 200 mV Output Ripple Voltage (V_OUTRIPPLE) 20 mV Output Current Rating (I_OUT) 3 A Operating Frequency (F_SW) 500 kHz

コンバータは- (V

_IN

)

パルスを しま す。このパルスは

LC

フィルタされて、よりWい

DC (V

_OUT

)

を します。は、スイッ チングJ

(T)

またはスイッチング% に するオ ンJをy{してyえることができます。ハイサイ ド・スイッチのオンJとスイッチングJの+

は、デューティ+

(D)

と¸ばれます。デューティ+

も、

V

OUT、

V

IN、ローサイド・スイッチ

v (V

_LSD

)

、およびハイサイド・スイッチ

v

(V

_HSD

)

を[1してFGすることもできます。

F_SW+1

T ^{(eq. 3)}

D+T_ON

T (1*D)+T_OFF T

(eq. 4)

D+ V_OUT)V_LSD V_IN*V_HSD)V_LSD[

(eq. 5) D+V_OUT

V_IN ³27.5%+3.3 V 12 V ここで、

D =

デューティ+

FSW =

スイッチング%

T =

スイッチングJ

TOFF =

ハイサイド・スイッチ・オフJ

TON =

ハイサイド・スイッチ・オンJ

V

_IN

=

-

VHSD =

ハイサイド・スイッチv

VLSD =

ローサイド・スイッチv

VOUT =

インダクタの選8

インダクタをu°するときは、インダクタでのリ ップルの€bが

10~40%

のFに してb¯を

z1することできます。セラミックコンデンサ

を[1すると、コンデンサの

ESR

がYさいため リップルがきくなることがあります。そのた めユーザは>いリップルをu°することがあり ます。しかし、<コンデンサを[1したabは、

リップルがYさいため、<コンデンサの>い

ESR

が¹ºでリップルがYさくなります。リッ プルとの+は、6でŽえられま す。

ra+ DI

I_OUT ^{(eq. 6)}

ここで、

ąD I =

リップル

I

_OUT

=

ra =

リップル+

ユーザはリップルのb¯を1い、

6

を[1 して、Fに してvžVなインダクタンスmを

|'することができます。

L_OUT+ V_OUT

I_OUT ra F_SW (1*D)³

(eq. 7) 4.7mH+ 3.3 V

3.0 A 34% 500 kHz (1*27.5%) ここで、

D =

デューティ+

F

_SW

=

スイッチング%

I

OUT

=

L

OUT

=

インダクタンス

ra =

リップル+

4.7 mH 7 V

4.4 V

Figure 43. Inductance vs. Current Ripple Ratio

18 V

19 17 15 13 11 9 7 5 3 1

10 13 16 19 22 25 28 31 34 37 40

RIPPLE CURRENT RATIO (%)

INDUCTANCE (mH)

インダクタのu°に、デバイスの'}を;

えてはなりません。デバイスの'}の.に

Nするには、 RMS およびピークのFGが

`8です。

I_RMS+I_OUT 1)ra²

Ǹ

12^³

(eq. 8) 3.01 A+3 A 1)34%²

Ǹ

12 ^³ ここで、

I

_OUT

=

I

_RMS

=

インダクタ

RMS ra =

リップル+

I_PK+I_OUT

ǒ

¹)ra 2

Ǔ

³

(eq. 9) 3.51 A+3 A

ǒ

¹)34%

2

Ǔ

ここで、

I

_OUT

=

I

_PK

=

インダクタ・ピーク

ra =

リップル+

インダクタンスが

4.7 m H

になるような9:インダ クタを

~

つける`

8

があります。インダクタは

3.01 A

の

RMS および 3.51 A

のピークをサポ ートする`8があります。z—なF~は、L{

がある€;のマージンをもってkを

;えるインダクタをu°することです。

インダクタのZ0なu°には、 »0およ びi0¼の}~が`8です。‚0なƒ„から は、”^にインダクタmがYさいほど…†0サイズ がYさくなります。インダクタはレギュレーション

・システムでもきなの

1

つであることが&

いため、スペースが‡されたアプリケーションで はYインダクタmがˆに‰8です。i0ƒ„か らは、レギュレータ1インダクタでの

スルー・レートは 10

でŽえられます。

SlewRate_LOUT+V_IN*V_OUT L_OUT ³

(eq. 10) 1.85 A

ms+12 V*3.3 V 4.7mH ここで、

L

OUT

=

インダクタンス

V

IN

=

-

V

OUT

=

10

は、インダクタmがきいほど、$%ト ランジェントに¾…してインダクタにを すレギュレータのがkされることを"してい ます。したがって、コンデンサはインダクタ

が$%レベルにrするまで、$%を

,しなければなりません。スルー・レートを>く するためにインダクタンスをYさくすると、¿Àな レギュレーションをNするためのž

jがきくなります。”~、インダクタンスmをY

さくするとレギュレータでrVなスルー・

レートが>くなって、リップルが£dしますが

`8なžjはÁします。

NCP3170

でのピーク・ツ ー・ピーク・リップルは、ŠでŽえられま す。

I_PP+V_OUT (1*D) L_OUT F_SW ³

(eq. 11) 1.02 A+3.3 V (1*27.5%)

4.7mH 500 kHz ここで、

D =

デューティ+

F

SW

=

スイッチング%

I

PP

=

インダクタのピーク-ピーク

L

OUT

=

インダクタンス

V

_OUT

=

11

から、

L

_OUTがÁするとリップルが£d し、ダイナミック…OとリップルJのトレード オフがZ,されていることが‹らかです。

インダクタのŒは、ŽÃとコアÃÄの

2

つの カテゴリにされます。ŽÃはさらに

DC

ÃÄと

AC

ÃÄにできます。インダクタÃÄのzÆな

”Š‘Çは、uvに"すとおり

DC

klを[1してQ うことができます。

LP_{CU_DC}+I_RMS² DCR³

(eq. 12) 61 mW+3.01² 6.73 mW

ここで、

DCR =

インダクタ

DC

kl

I

RMS

=

インダクタ

RMS

LP

_{CU_DC}

=

インダクタ

DC Œ

コアÃÄおよび

AC ŽÃは、u°したコアのÈ7、

コア’“、および[1するɔによってeなりま す。のベンダが、Œを•にFGする ためのz—な´µを¨,しています。このabの–

インダクタÃÄは、uvの—でキャプチャできま す。

LP_tot+LP_{CU_DC})LP_{CU_AC})LP_Core³

(eq. 13) 67 mW+61 mW)5 mW)1 mW

ここで、

LP

Core

=

インダクタ・コアŒ

LP

CU_AC

=

インダクタ

AC Œ

LP

CU_DC

=

インダクタ

DC Œ

LP

tot

=

«インダクタÃÄ 9:コンデンサの選8

コンデンサをu°する]にÊすべき‰8な

8˜は、 DC '}、リップル'}、リッ

プル8Ë、および-™…O8Ëです。

コンデンサはxÌÍのJ、しくで きなければなりません。コンデンサをu°するとき には、xの<šÌÍJにbわせてディレー

ティングされた'}をu°することが‰8です

。さらに、セラミック・コンデンサを[1するとき には、cdされるが>いほどžjがWvするこ とに›·してください。したがって、u°したコン デンサのタイプにより、

100 m F

、

6.3 V

'}のセラミ ック・コンデンサは

0 V には 100 m F

ですが、

3.3 V cdには 20 m F

になります。

コンデンサは、z—なディレーティングをQ った7^で、«$%のリップルをΆするよ うに'}がœ'されている`8があります。データ シートにžされるコンデンサの

RMS

'}は、”^

にスイッチ・モードで[1するよりWいスイッ チング% に …していますが、>い%

1にÏGQが1·されています。コンデンサの RMS は、uvのとおりFGできます。

CO_RMS+I_OUT ra Ǹ12³

(eq. 14) 0.294 A+3.0 A34%

Ǹ12 ここで、

Co

_RMS

=

コンデンサ

RMS

I

_OUT

=

ra =

リップル+

vžリップルは、u°されたリップ

ル、u°されたコンデンサ、—ŒŸÐイン ダクタンス

(ESL)

、および—ŒŸÐkl

(ESR)

の み bわせです。

リップルのÑは($、コンデンサト

u°されたコンデンサの ESR

にMºしてK し、

14

に"すとおりFGできます。

V_{ESR_C}+I_OUT ra

ǒ

^COESR)8 F_SW¹ C_OUT

Ǔ

^³

(eq. 15) 10.89 mV+3 34%

ǒ

^{5 mW)}_{8 500 kHz}¹ _44mF

Ǔ

ここで、

Co

_ESR

=

コンデンサの

ESR

C

OUT

=

žj

F

SW

=

スイッチング%

I

_OUT

=

ra =

リップル+

V

_{ESR_C}

=

コンデンサからのリップル

コンデンサのインピーダンスは% にwÒ します。セラミック・コンデンサ[1するとき、コ ンデンサの

ESR

はӑ% にrするまでÁし、

ӑ% にrすると

ESR

は£dにaじます。した がって、リップルはスイッチング% のため にÔ¡したmではないVがあります。さらに、

レイアウト~によっては、コンデンサとŸÐにk lがdわり、リップルが£dするVがあり ます。

コンデンサの

ESL

はu°したテクノロジにՈし ますが、

1~20 nH

の.になるÖ¤があります。こ のab、セラミック・コンデンサのインダクタンス がもYさく、<コンデンサがもきくなりま す。FGされた

ESL

からのœŽリップルをuv のとおり、スイッチ・オンおよびスイッチ・オフに  して"します。

V_ESLON+ESL I_PP F_SW

D ³

(eq. 16) 1.84 mV+1 nH@1.01 A@500 kHz

27.5%

V_ESLOFF+ESL I_PP F_SW

(1*D) ³

(eq. 17) 0.7 mV+1 nH 1.1 A 500 kHz

(1*27.5%)

ここで、

D =

デューティ+

ESL =

コンデンサのインダクタンス

F

_SW

=

スイッチング%

I

_PP

=

ピーク-ピーク

コンデンサはの>¢…Oのための£

です。$%トランジェントの:の マイクロ¤

のJ、コンデンサが$%にを,します。

レギュレータは$%トランジェントを¥¦すると、

デューティ+を,Sしますが、Ö×はインダク タmによってkされます。

$%のステップ・トランジェントJz、コンデ

ンサのyと

ESR(ESL

のYはVW

)

のため に、:のうちはがWvします。

DV_OUT−ESR+I_TRAN CO_ESR³

(eq. 18) 7.5 mV+1.5 A 5 mW

ここで、

Co

ESR

=

コンデンサ—ŒŸÐkl

I

TRAN

=

-™

ąD V

OUT

_

ESR

= ESR

のYによる

V

OUTのy

$%トランジェントzにeしないでをN

するために、Yのコンデンサmが8qされます。

コンデンサのeによるvは、Šから Øられます。

DV_OUT−DIS+

ǒ

I_TRAN

Ǔ

² L_OUT F_SW

2 F_CROSS C_OUT

ǒ

V_IN*V_OUT

Ǔ

^³

(eq. 19) 138.1 mV+ (1.5)² 4.7mH 500 kHz

2 50 kHz 44mF ǒ12 V*3.3 VǓ

ここで、

C

OUT

=

žj

D =

デューティ+

F

_SW

=

スイッチング%

F

_CROSS

=

ループ・クロスオーバ%

I =

-™

V

_IN

=

-

V

_OUT

=

ąD V

_OUT

_

_DIS

=

コンデンサeのYによる

V

_OUTのÙj

9:0なコンバータFでは、コンデンサ・

バンクの

ESR

が-™…OをÚTします。D

V

_OUT

_

_DIS

およびD

V

_{OUT_ESR}は、Ûいに|§がれており、こ

の

2

つののうち>い~がのÙjを

|'します (ESL

のYはVW

)

。

NCP3170

がモー ドまたは_モードでしているとき、

CCM

か ら

DCM

へのプラント…Oのytのために、コンバー タの% …Oがytすることに›·してくださ い。そのYは、V$%7^から«$%7^にxに

¨Qするときに、きな-™‘Tとなってれ

ます。

;:コンデンサの選8

-コンデンサは、rÜ

MOSFET

のオンタイムz に されるリップルをΆする`8があるた め、

ESR

をWくしてÃÄと-リップルをYさ くしなければなりません。-リップルの

RMS

mは、uvのとおりです。

Iin_RMS+I_OUT

Ǹ

D (1*D)_³

(eq. 20) 1.34 A+3 A

Ǹ

27.5% (1*27.5%)

ここで、

D =

デューティ+

Iin

_RMS

=

-žj

RMS

I

_OUT

= $%

このは、

D = 0.5

でmにrします。そのポイ

ントで-žjの

RMS はのÝです。

-コンデンサでのÃÄは、ŠでFGできます。

P_CIN+CIN_ESR

ǒ

Iin_RMS

Ǔ

²

(eq. 21) 18 mW+10 mW ǒ1.34 AǓ²

ここで、

CIN

ESR

=

-žj—ŒŸÐkl

Iin

RMS

=

-žj

RMS

P

CIN

=

-コンデンサでのÃÄ -コンデンサでの

di/dt

がきいため、<コン デンサまたはセラミック・コンデンサを[1しなけ ればなりません。タンタル・コンデンサを[1する abは、サージ< きのものを[1してくださ い。そうしないと、コンデンサがÞれるおそれがあ ります。

パワー

MOSFET

の消費電:

Œ、パッケージ・サイズ、および\0©ß

によってFが|まります。Œがかれ ば、>%.o;においてœ']bo;を;

えないようにサーマル・インピーダンスをFGする ことができます。

Œには、š(ÃÄとスイッチングÃÄの 2

つ のÑな8ºがあります。ハイサイド

MOSFET

は、

スイッチングÃÄとš(ÃÄの}~を"します。

ローサイド

MOSFET

は、ゼロに‘いに—りªわ りÃÄはYさいため、スイッチングÃÄはFGしま せん。ただし、ローサイド

MOSFET

のボディ・ダイ オードでは、ゲート・ドライバの_オーバラップ

JzにダイオードÃÄがK します。

まずハイサイド

MOSFET

では、ŒはŠの で‘Çできます。

P_{D_HS}+P_COND)P_{SW_TOT} (eq. 22)

ここで、

P

_COND

=

š(ÃÄ

P

_{D_HS}

=

ハイサイド

MOSFET

でのÃÄ

P

_{SW_TOT}

=

«スイッチングÃÄ

21

の

:の

«

は 、オ ンの と き のハイサイド

MOSFET

のš(ÃÄです。

P_COND+

ǒ

I_{RMS_HS}

Ǔ

² R_{DS(on)_HS} (eq. 23)

ここで、

I

RMS_HS

=

ハイサイド

MOSFET

での

RMS R

DS(ON)_HS

=

ハイサイド

MOSFET

のオンkl

P

COND

=

š(ÃÄ

6

の

ra «を[1して、 I

_RMSはŠのようになりま す。

I_{RMS_HS}+I_OUT

Ǹ

D

ǒ

^1)ra₁₂²

Ǔ

^{(eq. 24)}

ここで、

D =

デューティ+

ra =

リップル+

I

OUT

=

I

_{RMS_HS}

=

ハイサイド

MOSFET RMS 22

の

2 «は–スイッチングÃÄで、Šで‘Ç

できます。

P_{SW_TOT}+P_SW)P_DS)P_RR (eq. 25)

ここで、

P

_DS

=

ハイサイドMOSFETドレイン−ソースÃÄ

P

_RR

=

ハイサイド

MOSFET `páÃÄ

P

_SW

=

_{ハイサイド}MOSFETスイッチングÃÄ

P

_{SW_TOT}

=

_{ハイサイド}MOSFET«スイッチングÃÄ

25

の–スイッチングÃÄの

1 «は、ハイサイド MOSFET

をオンおよびオフにすること、そしてドレ インおよびでの …するオーバラップにw

したÃÄです。

P_SW+P_TON)P_TOFF+

(eq. 26) +1

2

ǒ

I_OUT V_IN F_SW

Ǔ ǒ

t_RISE)t_FALL

Ǔ

ここで、

F

_SW

=

スイッチング%

I

_OUT

= $%

P

_SW

=

_{ハイサイド}MOSFETスイッチング ÃÄ

P

TON

=

ターンオンÃÄ

P

TOFF

=

ターンオフÃÄ

t

FALL

= MOSFET ¬ちvがりJ t

_RISE

= MOSFET ¬ちrがりJ

V

_IN

=

-

ハイサイド

MOSFET

の¬ちrがりJと¬ちvり

JをFGする]は、 Figure 44

に"すâˆが

かっていることが‰8です。

Figure 44. High Side MOSFET Total Charge Vth

t_RISE+Q_GD

I_G1 + Q_GD

ǒ

V_CL*V_TH

Ǔ

ń

ǒ

R_HSPU)R_G

Ǔ

^{(eq. 27)} ここで、

IG1 =

ハイサイド・ゲート・ドライブか らの

Q

_GD

=

MOSFETゲート−ドレイン・ゲート

%

R

HSPU

=

ドライブ・プルアップkl

R

G

= MOSFET

ゲートkl

t

RISE

= MOSFET ¬ちrがりJ

V

_CL

=

クランプ

V

_TH

=

MOSFETゲート・スレッショルド

+Q_GD

+ Q_GD

ここで、

IG2 =

ローサイド・ゲート・ドライブ

からの

Q

_GD

=

MOSFETゲート−ドレイン・ゲート

%

R

_G

= MOSFET

ゲートkl

R

_HSPD

=

ドライブ・プルダウンkl

t

FALL

= MOSFET ¬ちvがりJ

V

CL

=

クランプ

V

TH

=

MOSFETゲート・スレッショルド

Š

に 、

MOSFET

ž

j

à Äは 、ハイサイド

MOSFET

とローサイド

MOSFET

の}~でK しま すが、ハイサイド

MOSFET

でのみeãされます。

P_DS+1

2 C_OSS V_IN² F_SW (eq. 29)

ここで、

C

_OSS

= 0 V の MOSFET

žj

F

SW

=

スイッチング%

P

DS

= MOSFET

ゲート

−

ドレイン・ゲート

%ÃÄ

V

_IN

=

-

‰に、ローサイド MOSFET

でのボディ・ダイオ ードの`páJによるÃÄをuvに"します。

P_RR+Q_RR V_IN F_SW (eq. 30)

ここで、

F

_SW

=

スイッチング%

P

_RR

=

ハイサイド

MOSFET `páÃÄ

Q

_RR

= `pá%

V

_IN

=

-

ローサイド

MOSFET

がターンオンしてYさな$

を じるため、スイッチングÃÄはVWできま す。ローサイド

MOSFET

のŒは、_オーバラ ップJzの

R

_DS(on)およびボディ・ダイオードÃÄ によるš(ÃÄのみからります。

P_{D_LS}+P_COND)P_BODY (eq. 31)

ここで、

P

BODY

=

ローサイド

MOSFET

ボディ・ダイ オードÃÄ

P

COND

=

ローサイド

MOSFET

š(ÃÄ

P

_{D_LS}

=

ローサイド

MOSFET

ÃÄ

ローサイド

MOSFET

でのš(ÃÄをuvにžし ます。

P_COND+

ǒ

^IRMS_LS

Ǔ

^{2 R}DS(on)_LS (eq. 32)

ここで、

I

RMS_LS

=

ローサイドでの

RMS R

DS(ON)_LS

=

ローサイド

MOSFET

オンkl

P

_COND

=

ハイサイド

MOSFET

š(ÃÄ

I_{RMS_LS}+I_OUT

Ǹ

(1*D)

ǒ

^1)ra2

Ǔ

^{(eq. 33)}

ここで、

D =

デューティ+

I

_OUT

= $%

I

_{RMS_LS}

=

ローサイドでの

RMS ra =

リップル+

ボディ・ダイオードÃÄは、uvのとおり‘Çでき ます。

P_BODY+V_FD I_OUT F_SW

ǒ

^NOLLH)NOL_HL

Ǔ

^{(eq. 34)} ここで、

F

SW

=

スイッチング%

I

OUT

= $%

NOL

_HL

=

ハイサイド

MOSFET

のターン・オ フとローサイド

MOSFET

のターン

・オンJのデッド・タイム、(

$

30 ns

NOLLH =

ローサイド

MOSFET

のターン・オ フとハイサイド

MOSFET

のターン

・オンJのデッド・タイム、($

は

30 ns

P

BODY

=

ローサイド

MOSFET

ボディ・ダイ オードÃÄ

V

_FD

=

ボディ・ダイオード­~¤

v、($

0.92 V

補<ネットワーク

s'をH®するには、トランスコンダクタン ス・アンプ%.の¯äpcを、

PWM K Qおよび ステージとwせて[1する`8があります。

ステージのF:はアプリケーションによって 'されるため、¯äネットワークで«å0なを

°して、

s'を

•

<する`8があります。

NCP3170

はモード・レギュレータなので、

ループとループがˆ(します。ループによ って、インダクタはソースのようなæきをし、

モードのˆのをÚTします。

ステージのインダクタおよびコンデンサは、

2

つの±をÈしますが²ループでインダクタが ソースのようにçわれるため、1±のシステムにな ります。ステージのインダクタおよびコン デンサは、

2

つの±をÈしますが²ループでイン ダクタがソースのようにçわれるため、

1 ±の

システムになります。2‹の

22 m F

セラミック・コン デンサでの

500 kHz

および

1 MHz

に する¯ämの!

をuvに"します。この!には、'³された„

での

CompCalc

に するklmもžされています。

Table 6. COMPENSATION VALUES VIN

(V)

V_out (V)

L_out (mF)

R1 (kW)

R2 (kW)

Rf (kW)

Cf (pF)

Cc (nF)

Rc (kW)

Cp (pF)

Resistance for Current Gain

NCP3170A

12 0.8 1.8 24.9 NI NI NI NI NI 15 3.6

12 1.0 2.5 24.9 100 1 150 15 0.825 NI 4

12 1.1 2.5 24.9 66.5 1 150 10 2 NI 20

12 1.2 2.5 24.9 49.9 1 150 10 2 NI 20

12 1.5 3.6 24.9 28.7 1 150 10 2.49 NI 20

12 1.8 3.6 24.9 20 1 150 10 2.49 NI 20

12 2.5 4.7 24.9 11.8 1 150 8.2 3.74 NI 25

12 3.3 4.7 24.9 7.87 1 150 6.8 4.99 NI 27

12 5.0 7.2 24.9 4.75 1 150 3.9 10 NI 27

12 10.68 7.2 24.9 2.05 1 150 3.9 10 NI 30

18 14.8 7.2 24.9 1.43 1 150 6.8 6.98 NI 30

5 0.8 1.8 24.9 NI NI NI NI NI 15 15

5 1.0 2.5 24.9 100 1 150 15 0.825 NI 28

5 1.1 2.5 24.9 66.5 1 150 10 2 NI 30

5 1.2 2.5 24.9 49.9 1 150 10 2 NI 30

5 1.5 3.6 24.9 28.7 1 150 10 2.49 NI 30

5 1.8 3.6 24.9 20 1 150 10 2.49 NI 30

5 2.5 3.6 24.9 11.8 1 150 6.8 4.99 NI 50

5 3.3 3.6 24.9 7.87 1 150 6.8 4.99 NI 50