AK1573

42 

Loading....

Loading....

Loading....

Loading....

Loading....

全文

(1)

1. 概 要

AK1573は、VCO(Voltage Controlled Oscillator)を内蔵したInteger-N型の周波数シンセサイザです。8 段階に切り替え可能なチャージポンプ、リファレンス分周器、プログラマブル分周器、デュアルモジュ ラスプリスケーラ(P/P+1)、および低位相雑音のVCOで構成され、小型・低消費電流・低雑音を特長と しています。VCOからの信号を分周するVCO出力分周器を内蔵しており、広い出力周波数範囲を実現し ます。

AK1573は、外付けのループフィルタと組み合わせることにより、完全なPhase Locked Loopを実現しま す。レジスタへのアクセスは3線式のシリアルインターフェースで制御し、電源電圧は2.7V to 3.3Vで動 作します。

2. 特 長  Normalized Phase Noise -223dBc/Hz

 VCO Phase Noise -86dBc/Hz@10kHz -112dBc/Hz@100kHz  電源電圧 : 2.7V to 3.3 V  消費電流@0dBm Output AK1573 43mA AK1573B 44mA AK1573C 46mA  プログラマブルなチャージポンプ電流  高速引き込みモードによるファーストロック機能  アナログ/デジタルロックディテクト機能  アンロック時のミュート機能  パッケージ : 24 pin QFN (0.5mm ピッチ、4mm  4mm  0.75mm)  動作温度 : -40°C to 85°C  周波数範囲とオプション

AK1573 AK1573B AK1573C

VCO Frequency [MHz] 1480 to 2240 1728 to 2600 2100 to 3000 Divide by 1 1480 to 2240 1728 to 2600 2100 to 3000 Divide by 2 740 to 1120 864 to 1300 1050 to 1500 Divide by 4 370 to 560 432 to 650 525 to 750 Divide by 8 185 to 280 216 to 325 262.5 to 375 Divide by 16 92.5 to 140 108 to 162.5 131.25 to 187.5 Divide by 32 46.25 to 70 54 to 81.25 65.625 to 93.75 Divide by 64 30 to 35 30 to 40.625 32.8125 to 46.875

AK1573/AK1573B/AK1573C

Frequency Synthesizer with Integrated VCO

(2)

3. オーダリングガイド

- AK1573 24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch) - AK1573B 24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch) - AK1573C 24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch)

- AKD1573 AK1573 評価ボード - AKD1573B AK1573B 評価ボード - AKD1573C AK1573C 評価ボード 4. アプリケーション  防災無線システム  各種無線機器  セルラー基地局

(3)

5. 目 次 1. 概 要 ... 1 2. 特 長 ... 1 3. オーダリングガイド ... 2 4. アプリケーション ... 2 5. 目 次 ... 3 6. ブロック図と機能説明 ... 4 6.1. ブロック図 ... 4 6.2. 機能説明 ... 4 7. ピン配置と機能説明 ... 5 8. 絶対最大定格 ... 6 9. 推奨動作条件 ... 7 10. 電気的特性 ... 7 10.1. デジタルDC特性 ... 7 10.2. シリアルインターフェースタイミング ... 7 10.3. アナログ特性 ... 8 10.4. ループフィルタ接続図 ... 10 11. 標準特性例 ... 11 12. レジスタマップ ... 21 13. 機能説明 ... 28 13.1. ロック検出 ... 28 13.2. 周波数設定 ... 30 13.3. 高速引込みモード ... 32 13.4. VCO ... 33 14. パワーアップシーケンス ... 34 15. 外部接続回路例 ... 35 16. アプリケーションノート ... 36 17. インターフェース回路 ... 37 18. パッケージ ... 39 18.1. 外形寸法図 ... 39 18.2. マーキング ... 40 19. 改訂履歴 ... 41

(4)

6. ブロック図と機能説明

6.1. ブロック図

Figure.1 Block Diagram

6.2. 機能説明

ブロック 機能説明

R counter リファレンス信号をR分周し、位相周波数比較器(PFD)に出力し

ます。

PFD(Phase Frequency Detector) 位相周波数比較器です。R counterおよびN counterから入力され た信号の位相差に応じた信号を出力します。

Charge Pump PFDからの信号に応じた電流を掃出し、もしくは引込します。

N counter

プリスケーラ、Swallow CounterおよびProgrammable Counter から構成され、VCOから入力された信号をN分周し、PFDに出力 します。

VCO

(Voltage Controlled Oscillator)

電圧制御発振器です。VCNT pinに入力される電圧に応じた周波 数の信号で発振します。

VCO Divider VCOの信号を分周し、出力バッファに出力します。

1, 2, 4, 8, 16, 32, 64分周が可能です。 R COUNTER 14 bit Digital Control Interface LD REFIN REFIN Buffer LOCK DETECT CHARGE PUMP FAST COUNTER PHASE FREQUENCY DETECTOR SWALLOW COUNTER 6 bit PROGRAMMABLE COUNTER 13 bit PRESCALER 8/9, 16/17, 32/33, 64/65 CLK DATA LE 1, 1/2, 1/4, 1/8, 1/16, 1/32, 1/64 LDO VBG N COUNTER V RE F 1 V RE F 2 CP BIAS RFOUT_P RFOUT_N VCNT Loop Filter V CO V DD V CO V S S PVSS P V DD CP V DD CP V S S O A V S S P DN1 P DN2 T E S T 1 T E S T 2 SCAP TANK

(5)

7. ピン配置と機能説明

No. Pin Name I/O Pin function Power

Down Description 1 BIAS AI チャージポンプ電流設定用pin 27kΩ(TYP)の抵抗を介し てグラウンドへ接続して ください。 2 VREF2 AO 内部基準電圧(VBG)出力pin “L” 470nFのコンデンサを介し てグラウンドへ接続して ください。 3 VCNT AI VCO周波数制御用電圧入力pin 4 SCAP AO VCOバイアス安定用接続pin “L” 100pFのコンデンサを介し てグラウンドへ接続して ください。 5 VCOVSS G VCO用グラウンドpin 6 VCOVDD P VCO用電源pin 7 TEST1 DI テスト pin1、 グラウンドに接続して下さい Pull Down シュミットトリガ入力 8 TEST2 DI テスト pin2、 グラウンドに接続して下さい Pull Down シュミットトリガ入力 9 PDN1 DI パワーダウンpin PDN1=”L”でデバイ スがパワーダウンし、かつレジスタ は保持されません。 シュミットトリガ入力 10 OAVSS G ローカルバッファ用グラウンドpin 11 RFOUT_P AO ローカル信号出力pin オープンコレクタ インダクタ、抵抗を介して VDDに接続してください 12 RFOUT_N AO ローカル信号相補出力pin 13 PVDD P プリスケーラ/LDO用電源pin 14 PVSS G プリスケーラ/LDO用グラウンドpin 15 VREF1 AO 内部LDO用出力pin “L” 220nFのコンデンサを介し てグラウンド接続してく ださい。 16 REFIN DI リファレンス信号入力pin 17 PDN2 DI LDO/VBGを除くブロックのパワー ダウンpinです。PDN2=”L”でデバイ スがパワーダウンしますが、レジス タは保持されます。 シュミットトリガ入力 18 CLK DI シリアルクロック入力pin シュミットトリガ入力 19 DATA DI シリアルデータ入力pin シュミットトリガ入力 20 LE DI ロードイネーブル入力pin 21 LD DO ロック検出出力pin “L” 22 CVPSS G チャージポンプ用グラウンドpin 23 CP AO チャージポンプ出力pin Tri-State 24 CPVDD P チャージポンプ用電源pin

AI: Analog input pin AO: Analog output pin AIO: Analog I/O pin

DI: Digital input pin DO: Digital output pin P: Power supply pin G: Ground pin * パワーダウン時とは、電源投入後 PDN1 pin = PDN2 pin = ”L”の状態です。

(6)

BIAS 1 VREF2 2 VCNT 3 SCAP 4 VCOVSS 5 VCOVDD 6 TE S T 1 7 TE S T 2 8 P D N 1 9 O A V S S 10 R FO U T_ P 11 R FO U T_ N 12 18 CLK 17 PDN2 16 REFIN 15 VREF1 14 PVSS 13 PVDD 24 C P V D D 2 3 CP 2 2 C P V S S 2 1 LD 20 LE 19 D A T A (24-pin QFN(0.5mm pitch, 4mm  4mm) Figure.2 パッケージpin配置 8. 絶対最大定格

Parameter Symbol Min. Max. Unit Description

電源電圧 VDD -0.3 3.6 V * 1, 2 グラウンドレベル VSS 0 0 V 電圧基準レベル, * 3 アナログ入力電圧 VAIN VSS-0.3 VDD+0.3 V * 1, 4, 6 デジタル入力電圧 VDIN VSS-0.3 VDD+0.3 V * 1, 5, 6 入力電流 IIN -10 10 mA 保存温度 Tstg -55 125 C Note * 1. 電圧は全て接地 pin 基準: 0V * 2. CPVDD / PVDD / VCOVDD pins が該当します。

* 3. CPVSS / PVSS / VCOVSS / OAVSS pins が該当します。 * 4. VCNT / REFIN pins が該当します。

* 5. CLK / DATA / LE / PDN1 / PDN2 / TEST1 / TEST2 pins が該当します。 * 6. 最大値は絶対最大定格 3.6V を超えてはいけません。

(7)

9. 推奨動作条件

Parameter Symbol Min. Typ. Max. Unit Description

動作温度 Ta -40 85 C

電源電圧 VDD 2.7 3.0 3.3 V CPVDD / PVDD / VCOVDD pins が対象です

10. 電気的特性 10.1. デジタルDC特性

Parameter Symbol Condition Min. Typ. Max. Unit Description

高レベル入力電圧 Vih 0.8VDD V * 1 低レベル入力電圧 Vil 0.2VDD V * 1 高レベル入力電流1 Iih1 Vih =VDD=3.3V -1 1 A * 2 高レベル入力電流2 Iih2 Vih =VDD=3.3V 16.5 33 66 A * 3 低レベル入力電流 Iil Vil = 0V, VDD=3.3V -1 1 A * 1 高レベル出力電圧 Voh Ioh = -500A VDD-0.4 V * 4 低レベル出力電圧 Vol Iol = 500A 0.4 V * 4 Note * 1. CLK / DATA / LE / PDN1 / PDN2 pins が該当します。 * 2. CLK / DATA / LE / PDN1 / PDN2 pins が該当します。 * 3. TEST1 / TEST2 pins が該当します。

* 4. LD pin が該当します。 10.2. シリアルインターフェースタイミング <書き込みタイミング> LE pin (Input) CLK pin (Input) DATA pin (Input) Tsu Thd Tcsu D19 D18 6 D0 A3 A2 A1 A0 Tch Tcl Tlesu Tle

Figure.3 Serial Interface Timing

Parameter Symbol Min. Typ. Max. Unit Description

クロックLレベルホールド時間 Tcl 25 ns クロックHレベルホールド時間 Tch 25 ns クロックセットアップ時間 Tcsu 10 ns データセットアップ時間 Tsu 10 ns データホールド時間 Thd 10 ns LEセットアップ時間 Tlesu 10 ns LEパルス幅 Tle 25 ns

(8)

10.3. アナログ特性

特記なき場合、VDD=2.7 to 3.3V, –40C<Ta<85C, BIAS抵抗=27kΩの規定です。 裏面TABはVSSに接続した状態でテストされます。

Parameter Min. Typ. Max. Unit Description

REFIN特性 入力感度 0.4 VDD Vpp Frefin < 200MHz 0.4 2 Vpp Frefin ≥ 200MHz 入力周波数 10 300 MHz 最大許容プリスケ-ラ出力周波数 300 MHz 設計保証値 位相周波数比較器 位相周波数比較器周波数 104 MHz 設計保証値 チャージポンプ チャージポンプ最大値 2800 μA チャージポンプ最小値 350 μA

Icp TRI-STATEリーク電流 1 nA Ta=25C, Vcpo=VDD/2

Vcpo : CP pin電圧

Sink/Source電流ミスマッチ* 1 1 10 % Vcpo=VDD/2, Ta=25C

Icp 対Vcpo* 2 3 15 % 0.5 ≤ Vcpo ≤ VDD-0.5, Ta=25C

VCO

Operating Frequency Range

1480 2240 MHz AK1573

1728 2600 MHz AK1573B

2100 3000 MHz AK1573C

VCO tuning Sensitivity fvco×0.02 MHz/V fvco:発振周波数

Phase Noise @ 1.6GHz(AK1573) @ 1.8GHz(AK1573B) @ 2.1GHz(AK1573C) OUTLV[2:0] bits≥ “011”

10kHz offset -86 dBc/Hz VCOI bit = “1”

100kHz offset -112 dBc/Hz VCOI bit = “1”

1MHz offset -133 dBc/Hz VCOI bit = “1”

10MHz offset -151 dBc/Hz VCOI bit = “1”

Normalized Phase Noise -223 dBc/Hz * 3

Output Buffer

OUTPUT Power @1GHz(AK1573, AK1573B) OUTPUT Power @1.05GHz(AK1573C)

6 dBm OUTLV[2:0] bits = “111” 3 dBm OUTLV[2:0] bits = “101” 1 dBm OUTLV[2:0] bits = “011” -5 dBm OUTLV[2:0] bits = “001” 出力周波数 30 MHz 設計保証値 Regulator VREF1立ち上がり時間 10 ms Note

* 1. Sink/Source 電流ミスマッチ: [(|Isink| - |Isource|) / {(|Isink| + |Isource|)/2}] * 100 [%] * 2. Icp 対 Vcpo:[{1 / 2 * (|I1|-|I2|)} / {1/2*(|I1| + |I2|)}] * 100 [%]

* 3. PLLループをロックさせた状態で測定を行い、以下の式より算出。REFIN = 120MHz, FPFD = 10MHz。

(PNtotal = PNsynth - 10 Log FPFD - 20 Log N)

PNtotal : Normalized Phase Noise

PNsynth : 帯域内位相雑音

(9)

Parameter Min. Typ. Max. Unit Description 消費電流

IDD1 10 μA PDN1 pin = "L", PDN2 pin = "L"

(Full power down) IDD2 @1.6GHz(AK1573) PDN1 pin = "H", PDN2 pin = "H" DIV[2:0] bits = “000” PRE[1:0] bits = “00” *オープンコレクタの電流OUTLV[2:0] bitsはレジスタマップD[9:7]参照。 @ OUTLV[2:0] bits = “001” VCOI bits = “0” 33 mA @ OUTLV[2:0] bits = “011” VCOI bits = “0” 43 @ OUTLV[2:0] bits = “111” VCOI bits = “0” 62 @ OUTLV[2:0] bits = “111” VCOI bits = “1” 66 93 IDD2 @1.8GHz(AK1573B) @ OUTLV[2:0] bits = “001” VCOI bits = “0” 34 mA @ OUTLV[2:0] bits = “011” VCOI bits = “0” 44 @ OUTLV[2:0] bits = “111” VCOI bits = “0” 62 @ OUTLV[2:0] bits = “111” VCOI bits = “1” 66 93 IDD2 @2.1GHz(AK1573C) @ OUTLV[2:0] bits = “001” VCOI bits = “0” 37 mA @ OUTLV[2:0] bits = “011” VCOI bits = “0” 46 @ OUTLV[2:0] bits = “111” VCOI bits = “0” 64 @ OUTLV[2:0] bits = “111” VCOI bits = “1” 68 93 IDD3 75 105 mA PDN1 pin = "H", PDN2 pin = "H" DIV[2:0] bits ≠ “000” PRE[1:0] bits = “00” @1.6GHz(AK1573) @1.8GHz(AK1573B) @2.1GHz(AK1573C) DIV[2:0} bits ≥ “100”

IDD4 0.5 1 mA PDN1 pin = "H", PDN2 pin = "L"

(power down except VBG / LDO)

BIAS pin 接続チャージポンプ出力電流設定用抵抗

BIAS抵抗 22 27 33 kΩ 1番PIN (BIAS)に接続

Isink Isource Vcpo Icp CPVDD-0.5 CPVDD/2 0.5 I1 I1 I2 I2

(10)

10.4. ループフィルタ接続図

Figure.5 Loop Filter Schematic PFD Up Down Timer Loop filter C1 C2 C3 R2 R3 CP VCNT

(11)

11. 標準特性例 VDD=3.0V, Ta=25C, BIAS抵抗=27kΩです。

AK1573

Figure 6 Output power vs. Output frequency

(a) VCOI bit = “0”, DIV[2:0] bits = “000” (b) VCOI bit = “1”, DIV[2:0] bits = “000”

(c) Output frequency=1600MHz, VCOI bit=“1” (d) Output frequency=2000MHz, VCOI bit=“1” Figure 7 Current vs. OUTLV[2:0] bits

(12)

(a) VCOI bit = “0” (b) VCOI bit = “1” Figure 8 Current vs. Output frequency

REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”, DIV[2:0] bits = “000”

(a) VCOI bit = “0”, DIV[2:0] bits = “000” (b) VCOI bit = “1”, DIV[2:0] bits = “000”

(13)

(e) VCOI bit = “1”, DIV[2:0] bits = “011” (f) VCOI bit = “1”, DIV[2:0] bits = “100”

(g) VCOI bit = “1”, DIV[2:0] bits = “101”

Figure 9 VCO Phase Noise vs. Output frequency OUTLV[2:0] bits = “111”

Figure 10 VCO Phase Noise vs. Offset frequency

(14)

Figure 11 VCO Tuning Sensitivity Figure 12 VCO Tuning Sensitivity

(a) Output frequency = 1500MHz (b) Output frequency = 1600MHz

(c) Output frequency = 2100MHz

Figure 13 Closed loop Phase Noise

REFIN frequency = 120MHz, R counter = 12, Prescaler = 8/9 Loop Filter : C1 = 33pF, C2 = 1500pF, C3 = N/A, R2 = 10kΩ, R3 = 0Ω

(15)

AK1573B

Figure 14 Output power vs. Output frequency

(a) VCOI bit = “0”, DIV[2:0] bits = “000” (b) VCOI bit = “1” , DIV[2:0] bits = “000”

(c) Output frequency=1800MHz, VCOI bit=“1” (d) Output frequency=2600MHz, VCOI bit=“1” Figure 15 Current vs. OUTLV[2:0] bits

(16)

(a) VCOI bit = “0” (b) VCOI bit = “1” Figure 16 Current vs. Output frequency

REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”, DIV[2:0] bits = “000”

(a) VCOI bit = “0”, DIV[2:0] bits = “000” (b) VCOI bit = “1”, DIV[2:0] bits = “000”

(17)

(e) VCOI bit = “1”, DIV[2:0] bits = “011” (f) VCOI bit = “1”, DIV[2:0] bits = “100”

(g) VCOI bit = “1”, DIV[2:0] bits = “101” (h) VCOI bit = “1”, DIV[2:0] bits = “110” Figure 17 VCO Phase Noise vs. Output frequency

OUTLV[2:0] bits = “111”

(18)

AK1573C

Figure 20 Output power vs. Output frequency

(a) VCOI bit = “0”, DIV[2:0] bits = “000” (b) VCOI bit = “1” , DIV[2:0] bits = “000”

(c) Output frequency=2100MHz, VCOI bit=“1” (d) Output frequency=3000MHz, VCOI bit=“1” Figure 21 Current vs. OUTLV[2:0] bits

(19)

(a) VCOI bit = “0” (b) VCOI bit = “1” Figure 22 Current vs. Output frequency

REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”, DIV[2:0] bits = “000”

(a) VCOI bit = “0”, DIV[2:0] bits = “000” (b) VCOI bit = “1”, DIV[2:0] bits = “000”

(20)

(e) VCOI bit = “1”, DIV[2:0] bits = “011” (f) VCOI bit = “1”, DIV[2:0] bits = “100”

(g) VCOI bit = “1”, DIV[2:0] bits = “101” (h) VCOI bit = “1”, DIV[2:0] bits = “110” Figure 23 VCO Phase Noise vs. Output frequency

OUTLV[2:0] bits = “111”

(21)

12. レジスタマップ

Name Data Address

A/B D19 to D0 0 0 0 1 C/P 0 0 1 0 Ref/Pres 0 0 1 1 Function 0 1 0 0 N a m e D19 D18 D17 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Address A/B Don’t care B [12] B [11] B [10] B [9] B [8] B [7] B [6] B [5] B [4] B [3] B [2] B [1] B [0] A [5] A [4] A [3] A [2] A [1] A [0] 0x01 C/P Don’t care Don’t care Don’t care Don’t care Don’t care Don’t care Don’t care Don’t care Don’t care Don’t care Don’t care CP2 [2] CP2 [1] CP2 [0] Don’t care Don’t care Don’t care CP1 [2] CP1 [1] CP1 [0] 0x02 Ref/Pres CALTM [3] CALTM [2] CALTM [1] CALTM [1] PRE [1] PRE [0] R [13] R [12] R [11] R [10] R [9] R [8] R [7] R [6] R [5] R [4] R [3] R [2] R [1] R [0] 0x03 Function Don’t care Don’t care LDCNT SEL FAST

EN CPHiZ LD DIV[2] DIV[1] DIV[0] MTLD

OUTLV [2] OUTLV [1] OUTLV [0] Don’t care Don’t care VCOI FAST [3] FAST [2] FAST [1] FAST [0] 0x04 Software Reset Don’t care 0x05

(22)

■レジスタ書き込み注意点

①PDN1 pin = ”H”かつLDO出力(VREF1 pin)立ち上がり後、レジスタへのアクセスが可能になります。 ②<Address0x02>、<Address0x03>は<Address0x01>書き込み時に、各回路へ反映されます。 ③<Address0x04>は単独で書き込み可能です。 ②PDN1 pin解除後のレジスタ値は初期値が不定です。確定させるためには全アドレスへの書込みが必要 です。 レジスタ書き込み設定例 (例1) 電源立ち上げ時 ① PDN1 pin = ”L”, PDN2 pin = ”L” ② AVDD, PVDD, CPVDD 立上げ 注)各電源は同時に立ち上げてください。 ③ PDN1 pin = ”H”, PDN2 pin = ”L” VBG/LDO パワーオン

④ (<Address0x01>, <Address0x02>, <Address0x03>,) <Address0x04>書き込み。 ⑤ PDN1 pin = ”H”, PDN2 pin = ”H” 全回路パワーオン ⑥ (<Address0x02>, <Address0x03>書き込み) ⑦ <Address0x01>書き込み (例2)周波数を変更する場合 ① <Address0x01>プログラマブル分周器(A カウンタ、B カウンタ)の設定 (例3)チャージポンプ電流を変更する場合(2ワード書き込みが必要) ① <Address0x02> チャージポンプの電流設定 ② <Address0x01>プログラマブル分周器(A カウンタ、B カウンタ)の設定 (例4)リファレンス分周数を変更する場合(2ワード書き込みが必要) ① <Address0x03> プリスケーラの分周数、リファレンス分周器の設定 ② <Address0x01>プログラマブル分周器(A カウンタ、B カウンタ)の設定

(23)

<Address0x01 : N Counter> D[18:6] B[12:0]:B(Programmable)カウンタの分周設定 B(Programmable)カウンタの分周設定を行います。 設定範囲は次の表に従います。 B[12:0] Programmableカウンタ分周数 備考 0 - 設定禁止 1 - 設定禁止 2 - 設定禁止 3 3 : : 8191 8191 D[5:0] A[5:0]:A(Swallow)カウンタの分周設定 A(Swallow)カウンタの分周設定を行います。 設定範囲は次の表に従います。

A[5:0] bits, B[12:0] bitsは、次の条件を満たす事が必要です。 B[12:0] bits ≥ 3, B[12:0] bits ≥ A[5:0] bits

またA[5:0] bits, B[12:0] bitsと分周数の関係は「14.周波数設定」をご参照ください。 N分周値 = P × B + Aとなります。 P :プリスケール値 ( 8 or 16 or 32 or 64 ) *VCOキャリブレーションと高速引き込みモードが完了するまで、周波数の再設定(Address 0x01の再 書き込み)は禁止です。VCOキャリブレーションの詳細は「16. VCO」章、高速引き込みモードの詳細 は「15.高速引き込みモード」章をご参照ください。 <Address0x02 : C/P> D[8:6] CP2[2:0] :高速引き込みモード時のチャージポンプ電流値設定 D[2:0] CP1[2:0] :通常状態のチャージポンプ電流値設定 AK1573はチャージポンプ電流の設定値をCP1, CP2として2種類設定できます。 CP1は通常状態のチャージポンプ電流設定値となります。 CP2は高速引き込みモード時に反映されます。 チャージポンプ電流は下記数式で決定されます。

チャージポンプ電流[μA]=Icp_min [μA] × {(CP1[2:0] or CP2[2:0] bits 設定値) + 1} Icp_min [μA] = 9450 / BIAS pin 接続抵抗[kΩ]

A[5:0] Swallowカウンタ分周数 備考 0 0 1 1 2 2 : : 63 63

(24)

チャージポンプ電流設定値 unit:μA CP1[2:0], CP2[2:0] BIAS 33kΩ 27kΩ 22kΩ 0 286 350 430 1 573 700 859 2 859 1050 1289 3 1146 1400 1718 4 1432 1750 2148 5 1718 2100 2577 6 2005 2450 3007 7 2291 2800 3436 <Address0x03 : Ref/Pres> D[19:16] CALTM[3:0] : VCOキャリブレーション精度設定 VCOの自走周波数のキャリブレーションの精度を設定します。CALTM[3:0] bitsの値を大きくす ると、キャリブレーションの精度は向上しますが、キャリブレーション時間は長くなります。 0から10の範囲で以下の式に従った整数値を設定してください。11以上は設定禁止です。 詳細は「16. VCO」をご参照ください。

CALTM[3:0] bits ≥ 10 – log(B[12:0] bits) / log(2) キャリブレーション時間はおおよそ次の値となります。 キャリブレーション時間 = 1 / FPFD × 11 × 2 ^ CALTM[3:0] bits D[15:14] PRE[1:0] : プリスケーラ分周設定 00: P=8 01: P=16 10: P=32 11: P=64 最大プリスケーラ出力周波数は300MHzです。 RF入力周波数 / P ≤ 300MHzとなるようにP値を設定してください。

(25)

D[13:0]

R[13:0] : 14bit Reference Counter Rカウンタの分周設定を行います。 設定範囲は次の表に従います。 R[13:0] Divide Ratio 0 設定禁止 1 1 2 2 3 3 4 4 ・ ・ ・ ・ ・ ・ 16381 16381 16382 16382 16383 16383 注) 最大PFD周波数は104MHzです。 <Address0x04 : Function> D[17]

LDCNTSEL : Lock Detect Precision

デジタルロック検出モード時の判定回数を設定します。 詳細は「13. ロック検出」をご参照ください。 ロック検出回数 0: 15 1: 31 アンロック検出回数 0: 3 1: 7 D[16] FASTEN : 高速引き込みモード設定 高速引き込みモードの有効/無効設定を行います。 0: 高速引き込みモード無効 1: 高速引き込みモード有効 高速引き込みモードの詳細は「15. 高速引き込みモード」をご参照ください。 D[15] CPHIZ : チャージポンプ出力TRI-STATE設定 チャージポンプ出力をTri-Stateに設定します。 0: 通常出力 1: Tri-State D[14] LD : ロック検出機能切替え設定 LD pin(ロック検出pin)の機能を設定します。 詳細は「11. ロック検出」をご参照ください。 0: デジタルロックディテクトモード 1: アナログロックディテクトモード

(26)

D[13:11] DIV[2:0] : VCO出力分周器動作設定 VCO発振出力とVCO出力分周器出力を選択します。 0: VCO出力を選択します。 1: 2分周期出力を選択します。 2: 4分周期出力を選択します。 3: 8分周期出力を選択します。 4: 16分周期出力を選択します。 5: 32分周期出力を選択します。 6: 64分周期出力を選択します。 7: 設定禁止 D[10] MTLD : UNLOCK時Local power設定 アンロック時のLocal powerを抑える機能を設定します。 0: アンロック時にもオープンコレクタ電流を変えない。 1: アンロック時にオープンコレクタ電流を最小設定にし、Local powerを抑えます。 ※LD bit = “1” の時にはMTLD bit = “0” にしてください。 D[9:7] OUTLV[2:0] : オープンコレクタ出力電流設定 差動オープンコレクタ出力のバイアス電流値を設定します。 オープンコレクタ出力バイアス電流設定値 OUTLV[2:0] バイアス電流値(mA) 0 4 1 8 2 12 3 16 4 20 5 24 6 28 7 32 D[4] VCOI : VCOコア電流の設定 VCOコア電流を設定します。 0: 低消費電流モード 1: 通常

(27)

D[3:0]

FAST[3:0] : FASTカウンタ時間設定。

高速引き込みモードの有効時間を設定します。 FASTカウンタ設定値=3 + FAST[3:0] bits × 4

タイマー時間の詳細は「15. 高速引き込みモード」をご参照ください。 TIMER[3:0] タイマーカウント値 0 3 1 7 2 11 3 15 4 19 5 23 6 27 7 31 8 35 9 39 10 43 11 47 12 51 13 55 14 59 15 63

<Address0x05 : Software Reset>

<Address0x05>を書込むと、レジスタおよびキャリブレーション結果を除くすべての内部フリップフロ ップが初期化されます。 レジスタおよびキャリブレーション結果を除くフリップフロップは、PDN1 pin = ”H”, PDN2 pin = ”L” 状 態において初期化されます。PDN1 / PDN2 pinsを同時に立ち上げたり、PDN2 pin = ”H” 固定で使用し たりする場合には、内部フリップフロップは初期化されません。この場合にはSoftware Resetを用いて 初期化する必要があります。

(28)

13. 機能説明 13.1. ロック検出

ロックディテクトは< Address0x04 >のLD bitにより出力の方法が選択されます。LD bit =”1”にした場 合はPhase Frequency Detectorより位相比較の結果がそのまま出力されます。(本LSIではこれをアナロ グロック検出と呼びます。) LD bit = ”0”に設定した場合は内部ロジックに従い、ロックディテクト信号 が出力されます。(本LSIではこれをデジタルロック検出と呼びます。) デジタルロック検出の方法は以下の通りです。 周波数設定をした際、LD pinはアンロック状態(=”L”)となります。 デジタルロック検出は位相誤差が=REFIN周期以下の状態が続けてN回検出されるとLD pin = “H”とな ります。アンロックはLD pin = “H”の状態から位相誤差T以上がN回続けて検出されるとLD pin = “L”とな ります。 判定回数Nは< Address0x04>のLDCNTSEL bitsで設定できます。 LDP設定値とカウント回数N アンロック⇒ロック 0:カウント回数15回 1:カウント回数31回 ロック⇒アンロック 0:カウント回数3回 1:カウント回数7回 ロックディテクト信号は以下に従います。 リファレンスクロック サ ン プ ル で き な い ので無視される 有効 位相比較周波数信号 発振周波数の分周クロック Phase detector の出力波形 有効 無視 LD pin 出力 N回のサンプル無視(T/2 以下)を 検出で LD pin = ”H”になる。 無視 無視 T/2 R counter = 1 の場合 リファレンスクロック サンプルできない ので無視される 有効 位相比較周波数信号 発振周波数の分周クロック Phase detector の出力波形 サンプルできない ので無視される 有効 無視 LD pin 出力 N回のサンプル無視(T 以下)を 検出で LD pin = ”H”になる。 T

(29)

Phase Error < T Flag=Flag+1 Unlock(LD pin= ”L”) Yes No Flag>N Flag=0 Yes No アンロック⇒ロック Lock(LD pin= “H”) Phase Error > T Yes Flag=0 Flag=Flag+1 Flag>N No Yes Unlock(LD pin= “L”) No ロック⇒アンロック

(30)

13.2. 周波数設定

<シンセサイザの設定>

AK1573では、次に示す計算式で周波数を設定します。

設定周波数 = PFD比較周波数 × (P × B + A)

P :プリスケーラ設定値 (Address0x02:Pre[1:0] bits参照)

B :B (Programmable)カウンタ設定値 (Address0x01:B[12:0] bits参照) A :A (Swallow)カウンタ設定値 (Address0x01:A[5:0] bits参照)

○ 設定値計算例 PFD比較周波数=200kHzで、設定周波数=2100MHzを実現する場合、AK1573を下記のように設定して ください。 [AK1573設定] P=8 (Address0x02:Pre[1:0] bits = 0) B=1312 (Address0x01:B[12:0] bits = 1312) A=4 (Address0x01:A[5:0] bits = 4) 設定周波数 = 200k × (8 × 1312 + 4) = 2100MHz (注意)連続分周数下限について AK1573では、分周数を連続で変更できる下限値が決められています。分周数を連続で変更できるBカウ ンタ設定値はプリスケーラ分周設定に依存し、次式で算出される範囲となります。 B ≥ P-1 次に示す連続分周数下限以下の設定は、連続設定できません。 *P=8 (8/9分周)設定の場合 P B[12:0] A[5:0] 分周数 8 6 6 54 55分周は設定できません。 8 7 0 56 連続分周数下限 56分周以上は連続設定が可能です。 8 7 1 57 : : : : 8 7 7 63 8 8 0 64 : : : :

(31)

*P=16 (16/17分周) 設定の場合 P B A 分周数 16 14 14 238 239分周は設定できません。 16 15 0 240 連続分周数下限 240分周以上は連続設定が可能です。 16 15 1 241 : : : : 16 15 15 255 16 16 0 256 : : : : *P=32 (32/33分周) 設定の場合 P B A 分周数 32 30 30 990 991分周は設定できません。 32 31 0 992 連続分周数下限 992分周以上は連続設定が可能です。 32 31 1 993 : : : : 32 31 31 1023 32 32 0 1024 : : : : *P=64 (64/65分周) 設定の場合 P B A 分周数 64 62 62 4030 4031分周は設定できません。 64 63 0 4032 連続分周数下限 4032分周以上は連続設定が可能です。 64 63 1 4033 : : : : 64 63 63 4095 64 64 0 4096 : : : :

(32)

13.3. 高速引込みモード

AK1573では、<Address0x04>のFASTEN bit = ”1”に設定することで、高速引き込みモードが有効にな ります。

○高速引き込みモード動作

FASTEN bit = ”1” 設定時に A カウンタ、B カウンタの設定 (<Address0x01>書き込み) を行うと、キャ リブレーション実施後、高速引き込みモードとなります。高速引き込みモードは、<Address0x04>の FAST[3:0] bits で設定されたタイマー区間だけ有効になり、チャージポンプ電流が CP2[2:0] bits 設定に なります。タイマー区間終了後は、CP1[2:0] bits 設定に戻ります。キャリブレーションについては 16.VCO をご参照ください。 Figure 27 .高速引き込みモードタイミングチャート タイマー時間 < Address0x04>のFAST[3:0] bitsで設定します。時間計算は次の数式に従います。 PFD比較周波数周期 × (3 + 4 × FAST[3:0] bits設定) 通常状態 高速引き込み状態 通常状態 CP1[2:0] bits 設定 CP2[2:0] bits 設定 チャージポンプ 電流設定 周波数切り替え<Address0x01>書き込み 動作モード タイマー区間 キャリブレーション Hi-Z CP1[2:0] bits 設定

(33)

13.4. VCO キャリブレーション AK1573のVCOは、低位相雑音と低感度(KVCO)および広い発振周波数範囲を実現するために、複数の バンドに分割されており、周波数設定時に最適なバンドを選択するキャリブレーションを実施します。 キャリブレーションは<Address0x01>のデータ書き込み時のLE信号の立ち上がりをトリガーとして開 始されます。キャリブレーション時にはコントロール電圧はIC内部で遮断され、内部の基準電圧に接続され ます。また、キャリブレーション中、チャージポンプ出力はTri-Stateとなります。 キャリブレーションを正しく実行するためには内部バイアスが安定している必要があります。このた め、<Address0x01>書き込みは、LDO出力(VREF1 pin)安定後、PDN2 pinの立ち上がりから

<Address0x01>書き込みまで10μs以上待つ必要があります。(SCAP pin接続コンデンサが100pFの場合) キャリブレーション時間はCALTM[3:0] bitsにより設定可能で、下記の計算式に従って0から10の範囲 で設定できます。11以上は設定禁止です。 キャリブレーション時間 ≒ 1 / PFD比較周波数 × 11 × 2 ^ CALTM[3:0] bits CALTM[3:0] bitsを大きくすると、キャリブレーションの精度は上がりますが、キャリブレーションに 要する時間は長くなります。十分なキャリブレーション精度を実現するため、CALTM[3:0] bitsは下記の 計算式で算出される値に設定してください。

CALTM[3:0] bits ≥ 10 - log(B[12:0] bits) / log(2)

また、VCOキャリブレーションと高速引き込みモードが完了するまで、周波数の再設定は禁止です。 低消費電流モード

<Address0x04>のVCOI bit = “0”に設定すると低消費電流モードとなり、VCOコア電流が減少します。通 常モードと比較して低消費電流モードでは、位相雑音特性は劣化しますが、消費電流が削減できます。

(34)

[AK1573/AK1573B/AK1573C] 14. パワーアップシーケンス 1. 推奨立上げシーケンス PDN1 レジスタ書込み 内部 LDO PDN2 レジスタ書込み可能 Synth /VCO PDN <0x04> <0x03> <0x02> OFF ON 10ms PVDD、AVDD CPVDD <0x01> <0x01> 10μs Active Un- stable

Figure 28-1 Power-up sequence

2. PDN1 / PDN2 pins 同時立上げ時 PDN1 レジスタ書込み 内部 LDO PDN2 レジスタ書込み可能 Synthe ・VCO <0x05> <0x04> <0x03> OFF ON 10ms PVDD、AVDD CPVDD <0x02> <0x01> Un-stable Active PDN

Figure 28-2 Power-up sequence

* 電源立ち上げ後のレジスタは初期値が不定です。確定させるためには、全アドレスへの書き 込みが必要です。

* PDN1 pin の立ち上がりからLDO pinの立ち上がりまで約10msかかります。

* PDN1 / PDN2 pinを同時に立ち上げた場合は、内部シーケンス回路の初期値が不定となりレ ジスタ値を確定するまでデバイスの動作は不定となります。

(35)

15. 外部接続回路例

Figure 29 Typical Evaluation Board Schematic Table 1.

Ref. Value Ref. Value Ref. Value Ref. Value C1 Loop Filter C7 100pF C13 100pF R3 Loop Filter C2 Loop Filter C8 100pF C14 100pF R1 27kΩ C3 Loop Filter C9 100pF C15 10nF R5 100Ω C4 470nF C10 100pF L1 2.2uH R6 100Ω C5 100pF C11 10nF L2 2.2uH R7 51Ω C6 10nF C12 220nF R2 Loop Filter R8 51Ω * パッケージ裏面中央の露出パッド(Exposed Pad)は、グラウンドへの接続を推奨いたします。 * TEST1 / TEST2 pinsはオープンでも電気的特性に影響はありませんが、グラウンドへの接続を推奨い

たします。

* RFOUT_P / RFOUT_N pins は Load を介して、電源電圧 VDD の供給が必要です。 この時の電源電圧は、IC に供給する VDD と同電位にしてください。

* RFOUT pin をシングル出力で使用する場合、使用しないポートは 100pF の後、50Ω で終端してくださ い。

(36)

16. アプリケーションノート 差動シングル変換出力 AK1573は差動出力です。外部接続回路例はシングル取出しですが、疑似バランを利用し差動-シングル 変換を行って出力を取出すことも可能です。同じ消費電流でも、より大きなパワーを取出すことが可能 です。ただし疑似バランは周波数依存があるため、取出したい周波数ごとに接続する値を調整する必要 があります。弊社評価ボードを使用した場合の参考値を以下に示します。

Figure 30 Lumped Element Balun Circuit

Frequency Range [MHz] C20 [pF] C21 [pF] C22 [pF] L10 [nH] L11 [nH] L12 [nH] R10 [Ω] R11 [Ω] 2150 to 2250 1 1 1000 1 1 330 100 100 2000 to 2150 1 1 1000 1.5 1.5 330 100 100 1900 to 2000 1 1 1000 2 2 330 100 100 1770 to 1900 1 1 1000 2.4 2.4 330 100 100 1600 to 1770 1 1 1000 3.3 3.3 330 100 100 1450 to 1600 1 1 1000 4.3 4.3 330 100 100 1280 to 1450 1 1 1000 5.1 5.1 330 100 100 1050 to 1280 1 1 1000 7.5 7.5 330 100 100 800 to 1050 1 1 1000 10 10 330 100 100 550 to 800 1 1 1000 15 15 330 100 100 350 to 550 1.6 1.6 1000 22 22 330 100 100 200 to 350 4.7 4.7 1000 47 47 330 100 100 100 to 200 8 8 1000 82 82 330 100 100 60 to 100 15 15 1000 150 150 330 100 100 40 to 60 27 27 1000 270 270 330 100 100 30 to 40 39 39 1000 390 390 330 100 100 AK1573 RFOUT_P RFOUT_N VDD VDD R10 R11 L11 L10 C21 C20 C22 L12 Signal Output

(37)

17. インターフェース回路 Pin 番号 Pin 名称 I/O R0 (Ω) Cur (A) 機能 9 PDN1 I 300 デジタル入力pin R0 17 PDN2 I 300 18 CLK I 300 19 DATA I 300 20 LE I 300

7 TEST1 I 300 デジタル入力pin Pull-Down

R0 100k 8 TEST2 I 300 21 LD O デジタル出力pin 3 VCNT I 100 アナログ入力pin R0 16 REFIN I 300

(38)

Pin 番号 Pin 名称 I/O R0 (Ω) Cur (A) 機能 1 BIAS IO 300 アナログ入出力pin R0 2 VREF2 IO 300 4 SCAP IO 100 15 VREF1 IO 300 23 CP O アナログ出力pin 11 RFOUT_P O RFオープンコレクタ出力pin 12 RFOUT_N O

(39)

18. パッケージ 18.1. 外形寸法図

Figure 31 外形寸法図

(40)

18.2. マーキング a. 形状 : QFN b. Pin 数 : 24-pin c. 1 pin 表示 : 丸印 d. 品番 : XXXX (4 桁または 5 桁) AK1573 : 1573 AK1573B : 1573B AK1573C : 1573C e. 日付コード : YWWL (4 桁) Y : 西暦年下1桁(2015年-> 5, 2016年-> 6・・・) WW : 週 L : 製品毎に同一週ウェハーLOTの区別 (A, B, C・・・)  LOT毎にAから付番

XXXX

(d)

YWWL

(e)

(c)

(41)

19. 改訂履歴 Date (Y/M/D) Revision Reason Page Contents 15/08/03 00 初版

(42)

重要な注意事項 0. 本書に記載された弊社製品(以下、「本製品」といいます。)、および、本製品の仕様につ きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を 検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社 特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うも のではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任 において行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害 に対し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用 機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、 生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別 途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。 万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責 任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場 合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財 産等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製 品に必要な安全設計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸 出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関 連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外 の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しないで ください。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適 用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お 客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いか ねます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを 禁じます。

Updating...

参照

Updating...

関連した話題 :