ACPL-M484/P484/W484 正ロジック高 CMR インテリジェントパワーモジュール駆動用フォトカプラ Data Sheet 概要高速フォトカプラ ACPL-M484/P484/W484は AlGaAs LEDとシュミットトリガ回路内蔵フォトディテクタを使用してロジック対応波形を提供す

(1)

ACPL-M484/P484/W484

正ロジック高CMR

インテリジェント・パワーモジュール

駆動用フォトカプラ

Data Sheet

概要

高速フォトカプラACPL-M484/P484/W484は、AlGaAs LEDとシュミットトリガ回路内蔵フォトディテクタを使用してロジック対応波形を提供するので、追加の波形整形が不要です。トーテムポール出力によりプルアップ抵抗が不要で、インテリジェント・パワーモジュールの直接駆動が可能です。素子間の伝達遅延差が最小化されているため、デッドタイムの短縮によってインバータの効率を改善する優れたソリューションとなります。

応用

・ IPM入力用アイソレーション・ ACおよびブラシレスDCモータ駆動・産業用インバータ・汎用デジタル信号アイソレーション

内部ブロック図

注：端子VCCとGNDの間に 0.1μFのバイパス・コンデンサを接続してください。

真理値表

（正論理）

LED VO ON HIGH OFF LOW 真理値表保証 : VC C= 4 . 5 V～30 V

特長

・正出力タイプ(トーテムポール出力) ・真理値表保証 : VCC=4.5 V～30 V ・産業用機器の使用温度範囲に対応・高速伝達遅延時間・低パルス幅歪(PWD) ・超高同相除去性能(CMR) ・ヒステリシス付き入力・ SO-5 (ACPL-M484)およびストレッチSO-6パッケージ (ACPL-P484/W484) ・パッケージ空間距離/沿面距離8mm (ACPL-W484) ・海外安全規格対応：－UL1577 5000 Vrms 1分間(ACPL-W484) －CSA －IEC/EN/DIN EN 60747-5-5 （オプション060) 　・VIORM = 567 Vpeak（ACPL-M484）　・VIORM = 891 Vpeak（ACPL-P484）　・VIORM = 1,140 Vpeak（ACPL-W484）

主な仕様

・広い動作温度範囲（TA)： -40℃～105℃ ・最大伝達遅延（tPHL/tPLH）：150/120 ns ・最大パルス幅歪(PWD)：90ns ・最大伝達遅延差：±130ns ・広い動作電源電圧範囲（VCC）：4.5～30V ・最小同相除去性能(CMR)：30kV/µs@VCM=1000V GND VCC アノードカソードアノードカソード VO 5 1 4 3 2 SHIELD GND VCC N.C. VO 6 1 5 2 4 3 SHIELD ACPL-M484

(2)

オーダ情報

ACPL-M484/P484/W484は、UL 1577絶縁電圧定格3750/3750/5000 Vrms 1分間の認証を取得済み。型名オプションパッケージ表面実装テープ＆リール _{EN 60747-5-5}IEC/EN/DIN 梱包単位 RoHS指令準拠 ACPL-M484 -000E SO-5 ○ 100個/チューブ -500E ○ ○ 1500個/リール -060E ○ ○ 100個/チューブ -560E ○ ○ ○ 1500個/リール ACPL-P484 ACPL-W484 -000E ストレッチ SO-6 ○ 100個/チューブ -500E ○ ○ 1000個/リール -060E ○ ○ 100個/チューブ -560E ○ ○ ○ 1000個/リールご注文の際は、型名欄から選択した製品型名とオプション欄のご希望のオプションとを組み合わせて発注してください。

例 1:

ACPL-P484-560Eは、RoHS指令準拠、IEC/EN/DIN EN 60747-5-5認証、テープ＆リール梱包のストレッチSO-6表面実装パッケージです。

例 2:

ACPL-P484-000Eは、RoHS指令準拠、チューブ入りのストレッチSO-6表面実装パッケージです。

例 3:

ACPL-M484-000Eは、RoHS指令準拠、チューブ入りのSO-5表面実装パッケージです。梱包形態等の詳細は、アバゴ・テクノロジーの正規販売代理店までお問い合せください。

(3)

パッケージ寸法図

ACPL-M484 SO-5パッケージ、沿面距離・空間距離5mm

MXXX

XXX

6 5 4 3 1 7.0 ± 0.2 (0.276 ± 0.008) 2.5 ± 0.1 (0.098 ± 0.004) 0.102 ± 0.102 (0.004 ± 0.004) VCC VOUT GND カソードアノード 4.4 ± 0.1 (0.173 ± 0.004) 1.27 (0.050)BSC 0.15 ± 0.025 (0.006 ± 0.001) 0.71 (0.028)MIN 0.4 ± 0.05 (0.016 ± 0.002) 3.6 ± 0.1* (0.142 ± 0.004) 単位：mm(inch) 側面のバリは最大0.15mm(0.006inch)です。リード間の補助リードの突出は最大0.15 mm (6 mil)

TYPE NUMBER (LAST 3 DIGITS) DATE CODE 7° MAX. 最大リード平坦度 = 0.102 (0.004) 推奨ランドパターン(点線はパッケージ・ボディを示す） 8.27 (0.325) 2.0 (0.080) 2.5 (0.10) 1.3 (0.05) 0.64 (0.025) 4.4 (0.17) 単位：mm(inch)

(4)

ACPL-P484ストレッチSO-6パッケージ、沿面距離8mm・空間距離7mm 7° 7° 45° 5° NOM. 0.381 ±0.127 (0.015 ±0.005) 1.27 (0.050) BSG 4.580+ 0.254 – 0 7° 7° 3.180 ±0.127 (0.125 ±0.005) 1.590 ±0.127 (0.063 ±0.005) 0.254 ±0.050 (0.010 ±0.002) 9.7 ±0.250 (0.382 ±0.010) 10.7 (0.421) 2.16 (0.085) 0.76 (0.030) 1.27 (0.050) 単位：mm(inch) リード間の補助リードの突出は最大0.25mm(0.01inch)です。最大リード平坦度=0.1 mm (0.004 inch) 0.180+ 0.010 – 0.000

(

)

1 ±0.250 (0.040 ±0.010) 0.20 ±0.10 (0.008 ±0.004) 7.62 (0.300) 6.81 (0.268) 0.45 (0.018) 推奨ランドパターン ACPL-W484ストレッチSO-6パッケージ、沿面距離8mm・空間距離8mm 推奨ランドパターン(Wタイプ) 45° 7° 7° 2 1 3 4 5 6 7° 7° 0.381 ±0.127 (0.015 ±0.005) 0.20 ±0.10 (0.008 ±0.004) 単位：mm(inch) リード間の補助リードの突出は最大0.25mm(0.01inch)です。最大リード平坦度=0.1 mm (0.004 inch) 4.580+ 0.254 – 0 0.180+ 0.010 – 0.000

(

)

6.807+ 0.127 – 0 0.268+ 0.005 – 0.000

(

)

1.27 (0.050) BSG 35° NOM. 0.750 ±0.250 (0.0295 ±0.010) 11.500 ±0.25 (0.453 ±0.010) 0.254 ±0.050 (0.010 ±0.002) 1.590 ±0.127 (0.063 ±0.005) _{(0.125 ±0.005)}3.180 ±0.127 0.45 (0.018) 7.62 (0.300) 1.270 (0.050) 1.905 (0.075) 12.650 (0.498) 0.760 (0.030)

(5)

推奨鉛フリーIRリフロー・プロファイル

JEDEC規格J-STD-020(最新版)に準拠したリフロー条件を推奨。非ハロゲン化物系フラックスを使用してください。

安全規格

IEC/EN/DIN EN 60747-5-5(オプション060のみ)

最大動作絶縁電圧：VIORM=567 Vpeak（ACPL-M484）、VIORM=891 Vpeak（ACPL-P484）、およびVIORM=1140 Vpeak（ACPL-W484）

UL 1577(File#E55361)

VISO=3750 VRMS 1分間（ACPL-M484, ACPL-P484) VISO=5000 VRMS 1分間 (ACPL-W484)

CSA

CSA部品承認通達#5ファイルCA 88324

表1 IEC/EN/DIN EN 60747-5-5絶縁特性*(ACPL-M484/P484/W484オプション060)

Description Symbol ACPL-M484 ACPL-P484 ACPL-W484 Unit

Installation classification per DIN VDE 0110/1.89, Table 1 for rated mains voltage ≤ 150 Vrms

for rated mains voltage ≤ 300 Vrms for rated mains voltage ≤ 600 Vrms

I – IV I – III I – II I – IV I – III I – II I – IV I – III I – II Climatic Classification 55/105/21 55/105/21 55/105/21

Pollution Degree (DIN VDE 0110/1.89) 2 2 2

Maximum Working Insulation Voltage VIORM 567 891 1140 Vpeak

Input to Output Test Voltage, Method b*

VIORM x 1.875 = VPR, 100% Production Test with tm = 1 sec, Partial discharge < 5 pC

VPR 1063 1670 2137 Vpeak

Input to Output Test Voltage, Method a*

VIORM x 1.6 = VPR, Type and Sample Test, tm = 10 sec, Partial discharge < 5 pC

VPR 907 1426 1824 Vpeak

Highest Allowable Overvoltage (Transient Overvoltage tini = 60 sec)

VIOTM 6000 6000 8000 Vpeak

Safety-limiting values – maximum values allowed in the event of a failure.

Case Temperature Input Current Output Power TS IS, INPUT PS, OUTPUT 175 230 600 175 230 600 175 230 600 °C mA mW Insulation Resistance at TS, VIO = 500 V RS >109 >109 >109 Ω

* Refer to the optocoupler section of the Isolation and Control Components Designer’s Catalog, under Product Safety Regulations section, (IEC/EN/DIN EN 60747-5-2) for a detailed description of Method a and Method b partial discharge test profiles.

(6)

表2 絶縁と安全性に関連する仕様

Parameter Symbol ACPL-M484 ACPL-P484 ACPL-W484 Units Conditions

Minimum External Air Gap

(Exter-nal Clearance) L(101) 5.0 7.0 8.0 mm Measured from input terminals to output terminals, shortest distance through air. Minimum External Tracking

(External Creepage) L(102) 5.0 8.0 8.0 mm Measured from input terminals to output terminals, shortest distance path along body.

Minimum Internal Plastic Gap

(Internal Clearance) 0.08 0.08 0.08 mm Through insulation distance conductor to conductor, usually the straight line distance thickness between the emitter and detector.

Tracking Resistance

(Comparative Tracking Index) CTI >175 >175 >175 V DIN IEC 112/VDE 0303 Part 1

Isolation Group IIIa IIIa IIIa Material Group (DIN VDE 0110, 1/89, Table

1)

表3 絶対最大定格

Parameter Symbol Min. Max. Units Note

Storage Temperature TS -55 125 °C

Operating Temperature TA -40 105 °C

Average Input Current IF(avg) 10 mA

Peak Transient Input Current (<1 µs pulse width, 300 pps)

(<200 µs pulse width, < 1% duty cycle)

IF(tran)

1.0

40 AmA

Reverse Input Voltage VR 5 V

Average Output Current IO 50 mA

Supply Voltage VCC 0 35

Output Voltage VO -0.5 35

Total Package Power Dissipation (ACPL-M484) PT 145 mW 1

Total Package Power Dissipation PT 210 mW 1

Solder Reflow Temperature Profile See Reflow Thermal Profile.

表4 推奨動作条件

Parameter Symbol Min. Max. Units Note

Power Supply Voltage (1) _V_CC _4.5 ₃₀ _V ₂

Forward Input Current (ON) IF(ON) 4 7 mA

Forward Input Voltage (OFF) VF(OFF) – 0.8 V

Operating Temperature TA -40 105 °C

Note:

(7)

表5 電気特性仕様

TA = -40℃～105℃、VCC = +4.5 V～30 V, IF(ON)= 4 mA～7 mA, VF(OFF) = 0 V～0.8 V（特に指定しない場合、Typ値はすべてTA=25℃）

Parameter Symbol Min. Typ. Max. Units Test Conditions Fig. Note

Logic Low Output Voltage

VOL 0.3 V IOL = 3.5 mA 1, 3

0.5 IOL = 6.5 mA

Logic High Output Voltage

VOH VCC -0.3 VCC -0.04 V IOH = -3.5 mA 2, 3, 7

Vcc -0.5 VCC -0.07 IOH = -6.5 mA

Logic Low Supply Current

ICCL 1.5 3.0 mA VCC = 5.5 V, VF = 0 V, Io = 0 mA

1.7 3.0 mA VCC = 20 V, VF = 0 V, Io = 0 mA

Logic High Supply Current

ICCH 1.5 3.0 mA VCC = 5.5 V, IF = 7 mA, Io = 0 mA

1.7 3.0 mA VCC = 30 V, IF = 7 mA, Io = 0 mA

Threshold Input Current

Low to High IFLH 0.8 2.2 mA

Threshold Input Voltage High

to Low VFHL 0.8 V IF = 4 mA

Logic Low Short Circuit

Output Current IOSL 125 200 mA VO = VCC = 5.5 V, VF = 0 V 3

125 200 mA VO = VCC = 30 V, VF = 0 V

Logic High Short Circuit

Output Current IOSH -200 -125 mA VCC = 5.5 V, IF = 7 mA, VO = GND 3

-200 -125 mA VCC = 20 V, IF = 7 mA, VO = GND

Input Forward Voltage

VF 1.3 1.5 1.7 V TA = 25° C, IF = 4 mA 4

1.85 V IF = 4 mA

Input Reverse Breakdown

Voltage BVR 5 V IR = 10 µA

Input Diode Temperature

Coefficient ∆VF/∆TA 1.7 mV/°C IF = 4 mA

(8)

表6 スイッチング特性仕様

TA = -40℃～105℃、VCC = +4.5 V～30 V, IF(ON)= 4 mA～7 mA, VF(OFF) = 0 V～0.8 V（特に指定しない場合、Typ値はすべてTA=25℃）

Propagation Delay Time

to Logic Low Output Level tPHL

95 150

ns CL = 100 pF, IF(ON) = 4 mA → VF = 0 V 5, 6, 8 6

150 Loaded as per Fig. 5

Propagation Delay Time

to Logic High Output Level tPLH

85 120

ns CL = 100 pF, VF = 0 V → IF(ON) = 4 mA 5, 6, 8 6

Pulse Width Distortion |tPHL_{= PWD} - tPLH| 90 ns CL = 100 pF 9

Propagation Delay Difference Between

Any 2 Parts PDD

-130 130

ns CL = 100 pF 10

-130 130 Loaded as per Fig. 5

Output Rise Time (10-90%) tr 6 ns 5

Output Fall Time (90-10%) tf 6 ns 5

Logic High Common Mode

Transient Immunity |CMH| 30 kV/µs |VVCCCM = 5 V, T| = 1000 V, IA = 25° CF = 4.0 mA, 9 7

Logic Low Common Mode

Transient Immunity |CML| 30 kV/µs |VVCCCM = 5 V, T| = 1000 V, VA = 25° CF = 0 V, 9 7

表7 パッケージ特性

Input-Output Momentary

Withstand Voltage* VISO 3750 (ACPL-M484/P484)5000 (ACPL-W484) Vrms RH < 50%, t = 1 min.TA = 25° C 5, 8

Input-Output Resistance RI-O 1012 Ohm VI-O = 500 Vdc 5

Input-Output Capacitance CI-O 0.6 pF f = 1 MHz, VI-O = 0 Vdc 5

* The Input-Output Momentary Withstand Voltage is a dielectric voltage rating that should not be interpreted as an input-output continuous voltage rating.

For the continuous voltage rating, refer to the IEC/EN/DIN EN 60747-5-5 Insulation Characteristics Table (if applicable).

UVLO

図10aと図10bは、電源立上げ/立下げの際の代表的な出力波形を示します。注: 1. 総損失PTを、70℃以上のフリーエア環境では4.5mW/℃(ACPL-P484/W484)の割合で、85℃以上のフリーエア環境では0.75mW（ACPL-M484)の割合で線形に減じてください。 2. ディテクタは、VCCが4.5V未満の場合は出力が不安定になることがあるため、安定動作には4.5V以上のVCCを必要とします。 3. 出力短絡時間の持続時間は、500µsを超えてはなりません。 4. 入力キャパシタンスは、端子1と端子3の間で測定されます。 5. 端子1、2および3が短絡され、端子4、5および6が短絡された2端子素子と見なします。 6. tPLHは、入力パルスの立ち上がりの50%の点から出力パルスの立ち上がりの1.3Vの点までの遅延時間です。tPHLは、入力パルスの立ち下がりの50%の点から出力パルスの立ち下がりの1.3Vの点までの遅延時間です。 7. CMHは、出力電圧をロジックhigh状態（VO>2.0V）に保持できる同相電圧の最大スルーレートです。CMLは、出力電圧をロジックlow状態（VO<0.8V）に保持できる同相電圧の最大スルーレートです。注：LEDの両端に等しい値のスプリット抵抗器( Rin/2)を接続してください。

8. UL 1577により、4500VRMS以上の電圧を1秒間印加する全数試験を行っています（II-0<＝5µA)。このテストは、オプション060の場合、IEC/EN/DIN EN 60747-5-5絶縁特性表に示された100%部分放電（方法b）試験の前に行われます。

9. パルス幅歪み(PWD)は、|tPHL－tPLH|として定義されます。 10. 同じ試験条件下の2つの素子間のtPLHとtPHLの差。

(9)

TA - TEMPERATURE - °C

VOL

- LOW LEVEL OUTPUT VOLTAGE - V

IO = 6.5 mA IO = 3.5 mA PULSE GEN. tr = tf = 5 ns f = 100 kHz 1% DUTY CYCLE Vo = 5 V Zo = 50 0.01 0.015 0.02 0.025 0.03 0.035 0.04 0.045 -40 -10 20 50 80 110 VCC = 4.5 V VF = 0 V 0 1 2 3 4 5 0 0.5 1 1.5 2 2.5 3 IF - INPUT CURRENT - mA Vo - OUTPUT VOLTAGE - V VCC = 4.5 V TA = 25° C

*0.1 µF BYPASS – SEE NOTE 11

0.02 0.04 0.06 0.08 0.1 -40 -10 20 50 80 110 T_A - TEMPERATURE - °C (VCC -VOH

) - High Level Output Voltage - V

IF = 4 mA I_O = -6.5 mA IO = -3.5 mA 0.00001 0.00010 0.00100 0.01000 0.10000 1.00000 10.00000 100.00000 1.1 1.2 1.3 1.4 1.5 1.6 IF - FORWARD CURRENT - mA VF - FORWARD VOLTAGE - V TA = 25° C R1 INPUT MONITORING NODE * C1 = 15 pF 5 kΩ D1 D2 D3 D4 619 Ω 5 V OUTPUT Vo MONITORING NODE VCC tPLH tPHL VOH 1.3 V VOL (0 V) INPUT IF OUTPUT V 50% IF(ON) 0 mA IF(ON) 6 1 5 2 4 3 _SHIELD

THE PROBE AND JIG CAPACITANCES ARE INCLUDED IN C1. 7 mA 4 mA IF(ON) 560 Ω 1000 Ω R1

ALL DIODES ARE EITHER 1N916 OR 1N3064 Figure 1. Typical Logic Low Output Voltage vs. Temperature Figure 2. Typical Logic High Output Current vs. Temperature

Figure 3. Typical Output Voltage vs. Forward Input Current Figure 4. Typical Input Diode Forward Characteristic

(10)

60 80 100 120 0 5 10 15 20 25 30 35 VCC - Supply Voltage - V Tp - Propagation Delay - ns 60 80 100 120 -40 -10 20 50 80 110 TA - Temperature - °C Tp - Propagation Delay - ns V O - Output Voltage - V |VCM| 0 V VCM (PEAK) CMH CML IF = 4 mA TA = 25° C A RIN/2 B + – VFF 0.1 µF VCC OUTPUT Vo MONITORING NODE + – VCM VCC = 4.5 V TPHL (IF = 4 mA) TPHL (IF = 7 mA) TPLH (IF = 4 mA) TPLH (IF = 7 mA) 0 5 10 15 20 25 30 35 5 0 10 15 20 25 30 35 VCC - Supply Voltage - V TA = 25° C TPHL (IF = 4 mA) TPHL (IF = 7 mA) TPLH (IF = 4 mA) TPLH (IF = 7 mA) RIN/2 VOH OUTPUT Vo SWITCH AT A: IF = 4 mA Vo (MIN.)* SWITCH AT B: VF = 0 V VOL Vo (MAX.)* * SEE NOTE 7 6 1 5 2 4 3 SHIELD

Figure 6. Typical Propagation Delays vs. Temperature Figure 7. Typical Logic High Output Voltage vs. Supply Voltage

Figure 8. Typical Propagation Delay vs. Supply Voltage

(11)

Vcc = 2 4 V Vcc Output i. LEDがオン高インピーダンス状態高インピーダンス状態放電遅延電源スルーレートに依存 Vcc = 2 4 V 0 V 10 V 1 ms Vcc = 1.8 V (typ) Vcc = 1.8 V (typ) Vcc Output ii. LEDがオフ放電遅延電源スルーレートに依存 0 V 10V 1 ms 高インピーダンス状態高インピーダンス状態 Vcc = 2 4 V _{Vcc = 2 4 V} Vcc = 1.8 V (typ) Vcc = 1.8 V (typ) 図10a．LEDがオンのときのVCC立上り/立下り特性図10b．LEDがオフのときのVCC立上り/立下り特性

(12)

ACPL-P484/W484の熱モデル

SO6パッケージ・フォトカプラ

定義

R11: LEDの発熱によるLED接合-雰囲気間熱抵抗 R12: ディテクタ（受光IC）の発熱によるLED接合-雰囲気間熱抵抗 R21: LEDの発熱によるディテクタ(受光IC)の接合-雰囲気間熱抵抗 R22: ディテクタ(受光IC)の発熱によるディテクタ(受光IC)の接合-雰囲気間熱抵抗 P1: LEDの消費電力(W) P2: ディテクタ（受光IC）の消費電力(W) T1: LEDの接合温度(℃) T2: ディテクタ（受光IC）の接合温度(℃) Ta: 周囲温度 ∆T1: LED接合-雰囲気間の温度差(℃) ∆T2: ディテクタ接合-雰囲気間の温度差(℃) 周囲温度（Ta）:接合-雰囲気間熱抵抗は、約23℃の静止雰囲気においてフォトカプラの約1.25cm上で測定。

概要

この熱モデルは、ACPL-P484/W484が、7.62cm x 7.62cmのプリント回路基板に半田付けされた状態を想定しています。フォトカプラのLEDおよびディテクタの接合温度は、以下の式により求めることができます。 T1 = (R11 * P1 + R12 * P2) + Ta -- (1) T2 = (R21 * P1 + R22 * P2) + Ta -- (2) JEDEC仕様 R11 R12, R21 R22 低K基板 167 64, 81 89 高K基板 117 31, 39 54 注: 1. 上記の部品の最大接合温度:125℃

CPL-M484の熱モデル

SO5パッケージ・フォトカプラ

定義

R11: LEDの発熱によるLED接合-雰囲気間熱抵抗 R12: ディテクタ（受光IC）の発熱によるLED接合-雰囲気間熱抵抗 R21: LEDの発熱によるディテクタ（受光IC）接合-雰囲気間熱抵抗 R22: ディテクタ(受光IC)の発熱によるディテクタ(受光IC)の接合-雰囲気間熱抵抗 P1: LEDの消費電力(W) P2: ディテクタ（受光IC）の消費電力(W) T1: LEDの接合温度(℃) T2: ディテクタ（受光IC）の接合温度(℃) Ta: 周囲温度 ∆T1: LED接合-雰囲気間の温度差(℃) ∆T2: ディテクタ（受光IC）接合-雰囲気間の温度差(℃) 周囲温度（Ta）:接合-雰囲気間熱抵抗は、約23℃の静止雰囲気においてフォトカプラの1.25cm上で測定。

概要

この熱モデルは、ACPL-M484が、7.62cm x 7.62cmのプリント回路基板に半田付けされた状態を想定しています。フォトカプラのLED およびディテクタの接合温度は、以下の式により求めることができます。 T1 = (R11 * P1 + R12 * P2) + Ta -- (1) T2 = (R21 * P1 + R22 * P2) + Ta -- (2) JEDEC仕様 R11 R12, R21 R22 低K基板 191 77, 91 99 高K基板 126 26, 35 51 注: 1. 上記の部品の最大接合温度:125℃ 製品、販売代理店、その他の情報は当社のウェブサイトをご覧下さい。 www.avagotech.co.jp