インテル® MAX® 10 パワー・マネジメント・ユーザーガイド

ーザーガイド

UG-M10PWR

2017.05.26

更新情報 フィードバック

目次

1 MAX® _{10 パワー・マネジメントの概要... 3} 2 MAX 10 パワー・マネジメントの機能とアーキテクチャー... 4 2.1 デバイスの電源オプション...4 2.1.1 シングル電源デバイス... 4 2.1.2 デュアル電源デバイス...4 2.1.3 MAX 10 のデバイス電源オプションの比較... 5 2.1.4 電源デザイン... 5 2.2 パワー・オン・リセット回路... 7 2.2.1 POR 回路によってモニタリングされる電源とモニタリングされない電源... 7 2.2.2 インスタント・オンのサポート...8 2.3 パワー・マネジメント・コントローラー手法...9 2.3.1 パワー・マネジメント・コントローラーのアーキテクチャー... 9 2.4 ホットソケット...11 2.4.1 ホットソケット仕様... 11 2.4.2 ホットソケット機能の実装... 12 3 パワー・マネジメント・コントローラー・リファレンス・デザイン... 13 3.1 クロック・コントロール・ブロック... 14 3.2 I/O バッファー...14 3.3 内蔵オシレーター... 14 3.4 パワー・マネジメント・コントローラー... 14 3.4.1 Entering ステート... 15 3.4.2 Sleep ステート... 15 3.4.3 Exiting ステート... 15 3.4.4 Awake ステート... 15 3.5 スリープモードの開始と終了... 16 3.5.1 スリープモードの開始... 16 3.5.2 スリープモードの終了... 17 3.5.3 タイミング・パラメーター...17 3.6 ハードウェア実装と電流測定... 18 A MAX 10 パワー・マネジメント・ユーザーガイドのアーカイブ... 20 B MAX 10 パワー・マネジメント・ユーザーガイドの追加情報... 21 B.1 MAX 10 パワー・マネジメント・ユーザーガイドの改訂履歴... 21

1 MAX

®

_{10 パワー・マネジメントの概要}

MAX® _{10 デバイスは、以下の電源供給デバイスオプションを提供します。}

• シングル電源デバイス：3.0 V か 3.3 V の 1 つの外部電源を必要とし、最大の利便性とボードの 簡素化を提供する

• デュアル電源デバイス：1.2 V ならびに 2.5 V の 2 つの外部電源を必要とし、最も多くの機能、最 大の性能、ならびに高効率 Enpirion® _{Power Solutions と組み合わせた際に最も低い消費電力}

を提供する 関連情報 • _{4 ページの MAX 10 パワー・マネジメントの機能とアーキテクチャー} パワー・マネジメントの機能とアーキテクチャーについての情報を提供します。 • _{20 ページの MAX 10 パワー・マネジメント・ユーザーガイドのアーカイブ} 前バージョンの SmartVID IP コア向けのユーザーガイドのリストを提供します。

Intel Corporation.無断での引用、転載を禁じます。Intel、インテル、Intel ロゴ、Altera、ARRIA、CYCLONE、ENPIRION、MAX、 NIOS、QUARTUS および STRATIX の名称およびロゴは、アメリカ合衆国および/ またはその他の国における Intel Corporation

2 MAX 10 パワー・マネジメントの機能とアーキテクチャー

MAX 10 電源最適化の機能は以下のとおりです。 • シングル電源またはデュアル電源のデバイスオプション • _{POR（パワー・オン・リセット）回路} • _{パワー・マネジメント・コントローラー手法} • ホットソケット

2.1 デバイスの電源オプション

2.1.1 シングル電源デバイス

MAX 10 のシングル電源デバイスは、3.0 V または 3.3 V の外部電源いずれか一方のみを必要としま す。外部電源を MAX 10 デバイスの

VCC_ONE

と

VCCA

電源ピンへの入力として供給します。次いで、

この外部電源は MAX 10 シングル電源デバイスの内部電圧レギュレーターによって 1.2 V に調節さ れます。この 1.2 V の電圧レベルは、コアロジックの動作に必要です。 図 -1: MAX 10 シングル電源デバイス

VCC_ONE/VCCA

Voltage

Regulator

3.3 V/3.0 V

1.2 V

Max 10 Single-Supply Device

2.1.2 デュアル電源デバイス

MAX 10 のデュアル電源デバイスは、デバイスのコアロジックとペリフェラルの動作のために 1.2 V お よび 2.5 V を必要とします。 図 -2: MAX 10 デュアル電源デバイス

MAX 10

Dual-Supply Device

VCC, VCCD_PLL, VCCINT

(1.2 V)

VCCA, VCCA_ADC

(2.5 V)

Intel Corporation.無断での引用、転載を禁じます。Intel、インテル、Intel ロゴ、Altera、ARRIA、CYCLONE、ENPIRION、MAX、 NIOS、QUARTUS および STRATIX の名称およびロゴは、アメリカ合衆国および/ またはその他の国における Intel Corporation _ISO

2.1.3 MAX 10 のデバイス電源オプションの比較

表 1. MAX 10 のデバイス電源オプションの比較 特性 シングル電源デバイス デュアル電源デバイス 電圧レギュレーター数(1) _{1 2} コアと I/O のパフォーマンス 低い 高い MAX 10 シングル電源デバイスに必要な電源は、FPGA のコアに供給する 3.0 V または 3.3 V が 1 つのみです。I/O にも同じく 3.0 V または 3.3 V 電圧が必要である場合には、同じ電源からこれに供給 できます。異なる電圧が必要であれば、追加の電源レギュレーターが必要になります。

MAX 10 のデュアル電源デバイスでは、デバイスコア、ペリフェラル、PLL（Phase-Locked Loop）、およ びアナログ-デジタル・コンバーター（ADC ）ブロックに電源を供給するために 1.2 V と 2.5 V の 2 つ の電源が必要です。I/O 規格の電圧要件に基づいて、2 つまたはそれ以上の電圧レギュレーターを使用 します。 MAX 10 デュアル電源デバイスでは FPGA コアの電源レールが外部的に供給されるので、ボード上で 高効率スイッチング電源を使用することによりデザインの電源の効率を改善できます。削減される消費 電力は、 MAX 10 シングル電源デバイスの内部リニア・レギュレーターとの比較において、使用するレギ ュレーターで向上した効率と等しくなります。 MAX 10 デュアル電源デバイスへの電源供給にリニア・レ ギュレーターを使用した場合には、 MAX 10 デュアル電源デバイスの消費電力は、 MAX 10 シングル 電源デバイスとほぼ同じになります。 シングル電源デバイスのデバイス性能は、デュアル電源デバイスのそれに比べて低くなります。LVDS、擬 似 LVDS、デジタル信号処理（DSP）、および内部メモリー性能の点からの性能の違いについては、 MAX 10 FPGA デバイス・データシートを参照してください。 関連情報 MAX 10 FPGA デバイス・データシート LVDS、擬似 LVDS、DSP、および内部メモリー性能の点から MAX 10 のパフォーマンスの違いにつ いて詳しい情報を提供します。

2.1.4 電源デザイン

MAX 10 のシングルまたはデュアル電源デバイス向けの電力ツリーのデザインは、I/O やその他の機 能を使用する場合と同様に、各ユースケースのスタティック電力とダイナミック電力に応じて大きく異な ります。 包括的なデザインツールと統合されたパワー・マネジメント・ソリューションであるインテルの Enpirion ポートフォリオが、 MAX 10 デバイスの電源供給に最適なデザインを可能にします。Enpirion ポートフ ォリオのパワー・マネジメント・ソリューションは、 MAX 10 のすべてのタイプと互換性があります。 MAX 10 FPGA Device Family Pin Connection Guidelines は、 MAX 10 デバイスに電源を供給 するために入力をグループ化する方法について、より詳細な推奨事項を提供しています。 MAX 10 デバ イスの PowerPlay EPE（Early Power Estimators）ツールは、 MAX 10 デバイスそれぞれのユース ケースに基づいて入力レールの電源要件およびデバイスの具体的な推奨事項を提供します。

(1) _{MAX 10 デバイスのコアとペリフェラルが必要とする電源の数を示しています。}

_VCCIO

_{の電圧レベルがコアやペ}

個々の入力レールと電流の要件が Report タブに集約され、同時に入力レールグループならびに具体 的な電源供給推奨事項はそれぞれ Main タブならびに Enpirion タブにまとめられています。 警告: MAX 10 シングル電源デバイスは、以下の表に示す VCC_ONE の最大消費電力を有します。デザインで、 MAX 10 シングル電源デバイスの VCC_ONE の最大消費電力を超える動作を行うと、デバイスに機能的 な問題を引き起こす原因となります。このため、PowerPlay EPE スプレッドシートを用いてデザインの 消費電力を解析する際に、デバイスが VCC_ONE の最大消費電力を超えないことを確認する必要があり ます。 表 2. MAX 10 シングル電源デバイスの VCC_ONE の最大消費電力 デバイス 最大消費電力（W） 10M02S 0.778 10M04S 1.362 10M08S 1.362 10M16S 2.270 10M25S 2.943 10M40S 5.267 10M50S 5.267 関連情報 • インテル® _Enpirion® _{電源ソリューション}

FPGA への電源供給向けにデザインされたインテルの Power Management IC と Power ソリューションについて詳しい情報を提供します。

• MAX 10 FPGA Device Family Pin Connection Guidelines

MAX 10 デバイスに電源を供給するために入力をグループ化する方法について、より詳細な推 奨事項を提供します。

• _{PowerPlay Early Power Estimators (EPE) & 消費電力解析}

2.1.4.1 過渡電流

MAX 10 デバイスの電源投入時に、VCCIO 電源で過渡電流が観察されることがあります。VCCIO の過渡

電流は、 MAX 10 デバイスでサポートされる全ての VCCIO 電圧レベルに影響します。 表 3. MAX 10 デバイス VCCIO 電源の最大過渡電流 デバイス 電源の最大過渡電流（mA） 持続時間（s） 10M02 220 _{ランプ時間の 25％} 10M04 290 10M08 300 10M16 430 10M25 510 10M40 670 10M50 680

注意: 過渡電流の値は、特性評価ボード上での 0 のデカップリング・キャパシタンスに基づきます。デザインボ ード上でデカップリング・キャパシタンスを追加した後には、観測される値は公表値を下回ります。インテ ルは、デバイスの電源投入時に過渡電流を軽減可能なソフト・スタート・レギュレーターの使用を推奨し ます。

2.2 パワー・オン・リセット回路

POR 回路は、供給電源の出力が供給電源の最大ランプ時間である tRAMP 以内に推奨される動作範囲 内に達したことを POR が観測するまで MAX 10 デバイスをリセット状態に保ちます。

ランプ時間である tRAMP が満たされない場合には、 MAX 10 デバイスの I/O ピンとプログラミング・

レジスターはトライステートに保たれ、デバイスのコンフィグレーションは失敗します。 MAX 10 デバイスの POR 回路は、デバイスの電源供給オプションにかかわらず、電源投入時に以下に 示す電源レールをモニタリングします。 • V_CC または安定化された VCC_ONE • _{バンク 1B と 8 の VCCIO}(2) • VCCA また、POR 回路は、コンフィグレーション・ピンを含む I/O バンク 1B と 8(2) _{の V} CCIO レベルが、コン フィグレーションがトリガーされる前に許容レベルに到達することも保証します。

2.2.1 POR 回路によってモニタリングされる電源とモニタリングされない電源

表 4. POR 回路によってモニタリングされる電源とモニタリングされない電源 デバイスの電源オプション モニタリングされる電源 モニタリングされない電源 シングル電源デバイス • 安定化された VCC_ONE • VCCA • VCCIO(3) — デュアル電源デバイス • VCC • VCCA • VCCIO(3) • VCCD_PLL • VCCA_ADC • VCCINT

MAX 10 の POR 回路は個々の POR 検出回路を使用して、コンフィグレーションに関連するそれぞれ の電源を個別にモニタリングします。すべての POR 検出器それぞれの出力はメイン POR 回路をゲート します。メイン POR 回路は、すべての POR 回路それぞれが POR 信号を解放するまで待機してからコ ントロール・ブロックにデバイスのプログラミング開始を許可します。メインの POR は、最後に立ち上が る電源が POR トリップレベルに達し、その後に続く POR 遅延の後に解放されます。

(2) _{10M02 デバイスではバンク 1 と 8 の V}

CCIO です。

図 -3: モニタリングされる電源の上昇

Time POR trip level

Volts

POR Delay Configuration

time _{Initialization}Device User Mode tRAMP first power supply last power supply nSTATUS

goes high CONF_DONEgoes high

注意: 個々の電源は、指定された tRAMP 内の推奨動作範囲に達する必要があります。 注意: すべての VCCIO バンクが、コンフィグレーションが完了する前に、推奨動作レベルに達する必要があり ます。 注意: MAX 10 デバイスにおいて、通常の POR 遅延値は 2.5 ms です。 図 -4: MAX 10 デバイスの POR 簡略図 VCCIO Modular

Main POR Main POR

VCCA VCCIO POR VCC _{VCC POR} VCCA POR VCCIO Modular

Main POR Main POR

VCCA VCCIO POR VCC_ONE _{VCC POR} VCCA POR Voltage Regulator

Single-Supply Device Dual-Supply Device

MAX 10 デバイスがユーザーモードになった後も、POR 回路は VCCA と VCC 電源を継続してモニタリ

ングします。これは、ユーザーモード中の電圧低下状態を検出するためです。ユーザーモード中に VCCA

または VCC 電圧のどちらかが POR トリップポイント以下に落ち込んだ場合には、メイン POR 信号が

アサートされます。メイン POR 信号がアサートされると、デバイスは強制的にリセット状態になります。 VCCIO(3) も POR 回路によってモニタリングされます。ユーザーモード中に VCCIO(3) 電圧が降下した

場合には、POR 回路はデバイスをリセットしません。しかし、POR 回路は最後の電源レールがトリップ ポイントに達してから最大 9 ms の間、VCCIO 電圧降下のモニタリングを行います。

2.2.2 インスタント・オンのサポート

一部のアプリケーションでは、動作を開始するためにデバイスが非常に迅速にウェークアップする必要 があります。 MAX 10 デバイスは、ウェークアップ時間が高速なアプリケーションをサポートするため に、インスタント・オン機能を提供しています。インスタント・オン機能により、 MAX 10 デバイスはモニ タリングされる電源の POR トリップ後に僅かな POR 遅延を伴って直接コンフィグレーション・モード に入ることができます。

2.3 パワー・マネジメント・コントローラー手法

パワー・マネジメント・コントローラー手法により、ランタイム中にアプリケーションをスリープモードに することができます。これにより、デザインの一部をオフにすることが可能になるので、ダイナミック電力 の消費量を削減します。アプリケーションは、1 ms 未満の高速ウェークアップ時間で再度有効にするこ とができます。

2.3.1 パワー・マネジメント・コントローラーのアーキテクチャー

図 -5: パワー・マネジメント・コントローラーのアーキテクチャー

I/O Power Down

Global Clock Gating

Sleep Mode

Finite

State

Machine

Internal

Oscillator

Power Management Controller

I/O Buffer

Global Clock Network

MAX 10 デバイスは、スリープモード時の電力を低い状態にするために I/O のパワーダウン、および GCLK（グローバルクロック）のゲートを可能にするハードウェア機能を含んでいます。アプリケーション がアイドル状態またはスリープモードにあるときに、I/O バッファーを動的にパワーダウンすることがで きます。一つの例は、アイドル状態中に LVDS I/O がパワーダウンする必要があるデジタル一眼レフ DSLR カメラ・アプリケーションです。カメラの電源オン状態を保ちながら、画面はいずれのボタンにも 触れることなくオフになります。 インテルは、 MAX 10 デバイスに実装された低消費電力機能を使用するソフト・パワー・マネジメント・ コントローラーをリファレンス・デザインとして提供しています。リファレンス・デザインは、ユーザー・アプ リケーションをベースに修正することができます。ソフト・パワー・マネジメント・コントローラー・リファレ ンス・デザインは、シンプルな有限ステートマシンを含み、これによりスリープモード時に I/O バッファ ーをパワーダウンし、GCLK をゲートすることにより低電力状態モードを制御します。 すべての MAX 10 デバイスは、クロックをゲートするためのハードウェア機能を含んでいます。また、 10M16、10M25、10M40、および 10M50 デバイスは、I/O のパワーダウン向けハードウェア機能を含 んでいます。これらのハードウェア機能とともに、デザイン向けに定義したソフト・パワー・マネジメント・ コントローラーを使用することにより、スリープモード時の低電力状態を制御することができます。 パワー・マネジメント・コントローラーは、FPGA コア・ファブリック内で、スリープモード開始と終了の信 号向けに予約されている最少で 1 つの I/O ポートに実装できます。

2.3.1.1 内蔵オシレーター

内蔵オシレーターは、パワー・マネジメント・コントローラーの動作をクロック駆動します。内蔵オシレー ターはフラッシュからコアへと配線されています。内蔵オシレーターにより、パワー・マネジメント・コント ローラーはウェークアップ・イベントやスリープモード・イベントを検出することができます。パワー・マネ ジメント・コントローラーが有効にされた際に内部オシレーター・クロックを有効にするには、

oscena

を

1

にセットする必要があります。内蔵オシレーターのクロック周波数については、 MAX 10 FPGA デ バイス・データシートを参照してください。 関連情報 MAX 10 FPGA デバイス・データシート MAX 10 のランプ時間要件、内蔵オシレーターのクロック周波数、およびホットソケット仕様につい て詳しい情報を提供します。

2.3.1.2 I/O バッファーのパワーダウン

MAX 10 デバイスは、高いスタティック電力の消費量を持ついくつかの I/O バッファーにダイナミック・ パワーダウン機能を備えています。ダイナミック・パワーダウン機能は、以下の表の I/O 規格向けにプロ グラミングされている I/O バッファーにのみ適用されます。 表 5. I/O バッファーのパワーダウン I/O バッファー I/O 規格 コントロール・ポート コントロール信号能力

入力 SSTL、HSTL、HSUL、LVDS nsleep I/O バンク毎に 1 (4)

出力 すべての I/O 規格 oe I/O バッファー毎に 1 パワーアップおよびコンフィグレーション・モード中は、ソフト・パワー・マネジメント・コントローラーは まだコンフィグレーションされておらず、コントロール信号は強制的に

1

（非アクティブ）にされていま す。コンフィグレーション・モード後にパワー・マネジメント・コントローラーが起動されると、パワー・マネ ジメント・コントローラーがコントロール信号のデフォルトを

1

にします。コントロール信号が

0

になる と、パワー・マネジメント・コントローラーは I/O バッファーをパワーダウンまたはトライステートにしま す。これに続いて I/O がスリープモードに入ります。 MAX 10 デバイスの I/O バッファーは、スリープモード動作中にも以前の状態を維持する必要がありま す。以前のコアロジックの状態は、スリープモードを終了する際にも維持されています。

2.3.1.3 グローバルクロックのゲート

ダイナミック・パワーダウン機能は、GCLK ネットワークでのみ使用できます。パワー・マネジメント・コン トローラーを使用してアクティブ High の

enout

信号を制御することにより、GCLK ネットワークを動 的にパワーダウンできます。GCLK ネットワークは、ロジックアレイ・ブロック（LAB）、DSP、エンベデッ ド・メモリーや PLL といった機能ブロックの低スキュー・クロックソースとして機能します。 GCLK ネットワークがゲートされると、GCLK ネットワークによって供給されるすべてのロジックはオフ 状態になります。これはデバイス全体の消費電力を削減します。ダイナミック・パワーダウン機能によりコ アロジックは、以下の GCLK ネットワークのパワーアップおよびパワーダウン条件をコントロールでき ます。 • 同期的または非同期的なパワーダウン • 非同期的なパワーアップ 図 -6: GCLK のゲート

Power

Management

Controller

enout

clk1

clkn

gclkin

lenout

gclkout

Clock Control Block

2.4 ホットソケット

MAX 10 デバイスは、ホットプラグイン、またはホットスワップとも呼ばれるホットソケット、ならびに、 外部デバイスの使用を伴わない電源シーケンスのサポートを提供します。システムの動作中にシステム 内のボード上で MAX 10 デバイスの挿入または取り外しをすることができます。これは、システムバス の動作やシステムに挿入されたボードには影響しません。 ホットソケット機能は、異なる電圧レベルのデバイスが組み合わされた PCB 上で MAX 10 デバイスを 使用する際に直面するいくつかの困難を取り除きます。 MAX 10 デバイスのホットソケット機能を用いると、適切なパワーアップ・シーケンスをボード上のデバ イスごとに保障する必要がなくなります。 MAX 10 デバイスのホットソケット機能は以下を提供します。 • _{外部コンポーネントまたはボードの操作を伴わない、ボードやデバイスの挿入と取り外し} • あらゆるパワーアップ・シーケンスへのサポート • ホット・インサーション中に I/O バッファーがシステムバスに影響を与えない

2.4.1 ホットソケット仕様

MAX 10 デバイスは、外部コンポーネントや特別なデザイン要件を必要としない、ホットソケット対応デ バイスです。 MAX 10 デバイスがホットソケットをサポートしていることにより、以下のような利点があ ります。 • デバイスに損傷を与えることなく、パワーアップ前にデバイスを駆動することができる • パワーアップ時に I/O ピンがトライステートを維持する。デバイスはパワーアップ前または最中に 出力駆動しないので、動作中の他のバスへの影響がない

2.4.1.1 パワーアップ前の MAX 10 デバイスの駆動

パワーアップやパワーダウンの前または最中に、 MAX 10 デバイスに損傷を与えることなく I/O ピン、 専用入力ピンおよび専用クロックピンに信号を駆動することができます。 MAX 10 デバイスはあらゆるパワーアップまたはパワーダウン・シーケンスをサポートしており、システ ムレベルのデザインを簡素化します。

2.4.1.2 パワーアップ時に I/O ピンをトライステートに維持

MAX 10 デバイスの出力バッファーは、システムのパワーアップまたはパワーダウン時にオフになりま す。 MAX 10 デバイスファミリーは、デバイスがコンフィグレーションされ、推奨動作条件で動作するま で出力を駆動しません。I/O ピンはパワーアップまたはパワーダウン時にトライステートにされていま す。 通常、ホットソケットに関連して半導体デバイスで起こりうる問題に、ラッチアップがあります。ラッチア ップは、電気的サブシステムがアクティブなシステムにホットソケットされる際に生じます。ホットソケッ ト時に信号ピンがアクティブなシステムに接続され、駆動されることがあります。これは、供給電源がデ バイスの VCC とグランドプレーンに電流を供給する前に生じます。この状態がラッチアップを引き起こ し、デバイスの VCC からグランドまで低インピーダンスのパスをもたらします。結果としてデバイスに大 電流が流れ、電気的損傷を引き起こす恐れがあります。 MAX 10 デバイスファミリーでは、I/O バッファーとホットソケット回路のデザインによりホットソケッ ト中にラッチアップが生じないようにしています。

関連情報 MAX 10 FPGA デバイス・データシート MAX 10 のランプ時間要件、内蔵オシレーターのクロック周波数、およびホットソケット仕様につい て詳しい情報を提供します。

2.4.2 ホットソケット機能の実装

ホットソケット機能は、パワーアップ中（VCCIO または VCC 電源）やパワーダウン・イベント中に出力バ ッファーをトライステートにします。ホットソケット回路は、パワーアップやパワーダウン時に VCCIO ま たは VCC がしきい値電圧を下回ると内部

HOTSCKT

信号を生成します。

HOTSCKT

信号は、DC 電流 がピンを介してリークしないように出力バッファーを遮断します。各 I/O ピンが、以下の図で示す回路を 有します。コンフィグレーション中に

CONF_DONE

および

nSTATUS

ピンが動作できるようにするた めに、これらのピンはホットソケット回路には含まれません。したがって、これらのピンではパワーアップ およびパワーダウン・シーケンス時に出力駆動が可能です。 図 -7: MAX 10 デバイスのホットソケット回路

VCCIO

PAD

R

Voltage

Tolerance

Control

Output Enable

Hot-Socket

Output

Pre-Driver

Power-On

Reset (POR)

Monitor

Weak

Pull-Up

Resistor

Input Buffer

to Logic Array

POR 回路は、パワーアップ中に電源の電圧レベルをモニタリングし、I/O ピンをトライステートに保ち ます。 MAX 10 デバイス IOE（I/O エレメント）のウィークプルアップ抵抗により、I/O ピンがフローテ ィングにならなようにします。電圧トレランス・コントロール回路により、VCCIO および VCC 電源がパワ ーアップするまで I/O ピンが駆動されないようにします。これにより、デバイスがユーザーモードではな い時に I/O ピンが出力駆動されることを防ぎます。 インテルは、ホットソケット動作と I/O バッファーデザインのリファレンスとして GND を使用していま す。正常な動作を保証するために、インテルは、電源を接続する前にボード間の GND を接続することを 推奨します。これにより、ボードの GND がボード上の他のコンポーネントを介した電源へのパスによっ て意図せずにプルアップされることを防ぎます。GND がプルアップされると、インテル FPGA で I/O 電 圧や電流の状態が仕様から外れたものになる恐れがあります。

3 パワー・マネジメント・コントローラー・リファレンス・デザイン

このリファレンス・デザインは、 MAX 10 デバイスでサポートされている低消費電力機能を使用します。 以下の図にパワー・マネジメント・コントローラー・リファレンス・デザイン内の関連するブロック図を示し ます。 図 -8: パワー・マネジメント・コントローラーのブロック図 PMC (altera_pmc) Internal Oscillator (altera_int_osc) sleep rst_n

Clock Control Block (clk_control_altclkctrl) clk_osc clk I/O Buffer (altera_gpio_lite) User Logic sleep_status gpio_pad_output[3:0] cnt_enter_sleep[7:0] cnt_value[7:0] cnt_exit_sleep[7:0] clk_gated ioe clk_ena 表 6. パワー・マネジメント・コントローラー・リファレンス・デザインの入力ポートと出力ポート ポート名 入力/出力 説明 sleep 入力 スリープ制御 rst_n 入力 アクティブ Low のリセット信号 clk 入力 クロック信号 sleep_status 出力 システムのスリープ・ステータス。この信号は、システムがスリープモード 状態に入ると High にアサートされます。また、システムがスリープモー ド状態を完了するとデアサートされます。 gpio_pad_output[3:0] 出力 汎用 I/O（GPIO）出力ポート cnt_value[7:0] 出力 ユーザーロジックでの自走カウンター値 cnt_enter_sleep[7:0] 出力 システムがスリープモード状態に入る際のカウンター値 cnt_exit_sleep[7:0] 出力 システムがスリープモード状態を終了する際のカウンター値 パワー・マネジメント・コントローラー・デザインは、グローバルクロック（GCLK）と I/O バッファーのパ ワーダウンおよびパワーアップの状態を示す FSM です。内蔵オシレーター、クロック・コントロール・ブ ロック、および I/O バッファーは、 Quartus® _{Prime ソフトウェアでサポートされる IP（Intellectual}

Property）であり、これらの IP は、IP カタログからインスタンス化できます。ユーザーロジックは、ロジ ックエレメント（LE）、ならびにデザインの DSP や内部メモリーといったエンベデッド・コンポーネントを 使用して実装されるあらゆる論理回路にすることができます。このリファレンス・デザインで使用されるユ ーザーロジックは、自走 8 ビット・カウンターです。

cnt_enter_sleep

および

cnt_exit_sleep

ポートは、ユーザーロジックのスリープモード開始または終了にあたってデータ が破損しないことを保証します。ユーザーロジックがスリープモードを開始および終了した後で、

Intel Corporation.無断での引用、転載を禁じます。Intel、インテル、Intel ロゴ、Altera、ARRIA、CYCLONE、ENPIRION、MAX、 NIOS、QUARTUS および STRATIX の名称およびロゴは、アメリカ合衆国および/ またはその他の国における Intel Corporation

cnt_enter_sleep[7:0]

と

cnt_exit_sleep[7:0]

が同じ値であることが要求されます。

システムがスリープモードになっている際に、

gpio_pad_output

ポートは GPIO のトライステート

の状態を示します。 関連情報

Power Management Controller Reference Design

3.1 クロック・コントロール・ブロック

クロック・コントロール IP コア（

clk_control_altclkctrl

）は、 Quartus Prime ソフトウェア

で提供される IP です。この IP を、デバイスでクロックシステムを制御するために使用します。デバイスを 通して駆動する GCLK は、アクティブ High の

ena

信号を制御することにより動的にパワーダウンで

きます。

ena

ポートはクロック・コントロール IP ブロックへの入力です。この IP をインスタンス化する

際には、GCLK のコントロールを可能にするために

ena

ポートを選択します。

関連情報

Clock Control Block (ALTCLKCTRL) Megafunction User Guide

3.2 I/O バッファー

Altera GPIO Lite IP コア（

altera_gpio_lite

）は、入力、出力、または双方向 I/O バッファーと

して実装されます。これらの I/O バッファーのパワーダウンは、入力バッファーの

nsleep

ポート、また

出力バッファーの

oe

ポートを有効にすることにより制御できます。

oe

および

nsleep

ポートは、パワ

ー・マネジメント・コントローラー・デザインにより、スリープモード時に I/O バッファーをパワーダウン するために Low に引き下げられます。インテルは、一部の I/O バッファーがパワーダウンされる必要が ない場合には、個別の Altera GPIO Lite IP を使用することを推奨します。

関連情報 アルテラ GPIO ライト IP コアの参考資料

3.3 内蔵オシレーター

内蔵オシレーター IP コア（

altera_in_osc

）は、有効にすると自走オシレーターになります。このオ シレーターはパワー・マネジメント・コントローラー・デザイン全体で動作します。 関連情報 内蔵オシレーター IP コア

3.4 パワー・マネジメント・コントローラー

パワー・マネジメント・コントローラーは、GCLK ネットワークと I/O バッファーのパワーアップおよびパ ワーダウン・シーケンスを制御するために、シンプルな FSM を実装します。

図 -9: パワー・マネジメント・コントローラーの FSM

Awake

Sleep

Entering

Exiting

Sleep = 1

clk_ena = 1 &

ioe = 1

clk_ena = 0 &

ioe = 0

Sleep = 0

3.4.1 Entering ステート

パワー・マネジメント・コントローラーがスリープイベントを検出すると、FSM は Entering ステートに 遷移し、I/O バッファーと GCLK ネットワークでパワーダウン動作を行います。スリープイベントは、

sleep

信号がアサートされると検出されます。スリープイベントは、内部からまたは外部からのリクエ ストによりトリガーされます。

3.4.2 Sleep ステート

I/O バッファーと GCLK ネットワークでのパワーダウン動作後に、FSM は Sleep ステートに遷移し、 ウェークアップ・イベントまで待機します。このステートはスリープモード・ステートです。

3.4.3 Exiting ステート

パワー・マネジメント・コントローラーがウェークアップ・イベントを検出すると、FSM は Exiting ステー トに遷移し、I/O バッファーと GCLK ネットワークでパワーアップ動作を行います。ウェークアップ・イベ ントは、

sleep

信号がデアサートされると検出されます。ウェークアップ・イベントは、割り込みやカウ ンターのタイムアウトといった、内部からまたは外部からのリクエストによりトリガーされます。

3.4.4 Awake ステート

I/O バッファーと GCLK ネットワークでのパワーアップ動作後に、FSM は Awake ステートに遷移しま す。 このプロセスは、スリープイベントが再び開始される際に繰り返されます。

3.5 スリープモードの開始と終了

パワーアップおよびコンフィグレーション・モード時には、

sleep

が Low になっている必要がありま す。

sleep

信号がアサートされると、デバイスは直ちにスリープモードに入ります。スリープモードに入 った際には、GCLK ネットワークや I/O バッファーといったデバイスの機能は動的にパワーダウンされ、 ダイナミック消費電力を最小限にします。デバイスがスリープモードの際には、全てのコンフィグレーシ ョン・データはそのままの状態に保たれます。

3.5.1 スリープモードの開始

図 -10: スリープモードに入る際のタイミング図

clk

sleep

current_state

ioe

clk_ena[15:0]

sleep_status

Awake

Entering

Sleep

16’hFFFF

Disabling

16’h0000

T1

T2

デバイスがスリープモードに入る際には以下のシーケンスが生じます。 1. 内部からまたは外部からのリクエストにより

sleep

信号が High に駆動され、デバイスにスリー プモードへの突入を強制します。 2. T1 の遅延後に、パワー・マネジメント・コントローラーは、I/O バッファーの

oe

および

nsleep

ポートと接続する

ioe

信号のデアサートにより全ての I/O バッファーをパワーダウンします。 3. T2 の遅延後に、パワー・マネジメント・コントローラーは、

clk_ena[15:0]

信号を LSB から MSB までデアサートすることにより全ての GCLK ネットワークをオフにします。3 クロックサイク ル後に

clk_ena[15:0]

信号は完全にディスエーブルされ、Sleep ステートに遷移します。 4. パワー・マネジメント・コントローラーは、

sleep

信号がデアサートされるまで Sleep ステートを 維持します。 5. ユーザーロジックは、Sleep ステートに入る前にランニングカウンターの値をラッチし、

cnt_sleep_enter

ポートに出力します。その後にランニングカウンターは凍結されます。

3.5.2 スリープモードの終了

図 -11: スリープモードを終了する際のタイミング図

clk

sleep

current_state

ioe

clk_ena[15:0]

sleep_status

Sleep

Exiting

Awake

16’hFFFF

Enabling

16’h0000

T4

T3

デバイスがスリープモードを終了する際には以下のシーケンスが生じます。 1. 内部からまたは外部からのリクエストにより

sleep

信号が Low に駆動され、デバイスにスリープ モードの終了を強制します。 2. T3 の遅延後に、パワー・マネジメント・コントローラーは、

clk_ena[15:0]

信号を LSB から MSB までイネーブルすることにより全ての GCLK ネットワークをオンにします。3 クロックサイク ル後に

clk_ena[15:0]

信号は完全にイネーブルされ、全ての GCLK ネットワークがオンにな ります。 3. T4 の遅延後に、パワー・マネジメント・コントローラーは、

ioe

信号のアサートにより全ての I/O バッファーをオンにします。 4. パワー・マネジメント・コントローラーは、

sleep

信号がアサートされるまで Awake ステートを維 持します。 5. ユーザーロジックは、Awake ステートの前にランニングカウンターの値をラッチし、

cnt_sleep_exit

ポートに出力します。その後にランニングカウンターの凍結が解除されま す。

6.

ioe

がアサートされると、

gpio_pad_output

（GPIO）が出力値を駆動します。

3.5.3 タイミング・パラメーター

以下の表に、スリープモード・タイミング・ダイアグラムの開始、ならびにスリープモード・タイミング・ダイ アグラムの終了における、T1、T2、T3、および T4 パラメーターの定義と最小値を示します。 表 7. T1、T2、T3、および T4 パラメーターの最小値と定義 パラメーター 幅（ビット） 最小値（クロックサイクル） 説明 T1 6 1 ioe ディスエーブルのタイミング T2 6 11 clk_ena ディスエーブルのタイミング T3 6 1 clk_ena イネーブルのタイミング T4 6 40 ioe イネーブルのタイミング システム要件によって、T1、T2、T3、および T4 は増加することがあります。

3.6 ハードウェア実装と電流測定

このデザインは、10M50DAF484C6 デバイスを使用して実装されます。また、このデザインは、いずれの MAX 10 デバイスにも実装可能です。このデザインは MAX 10 開発キットボード上で動作し、ここでは ユーザーモードとスリープモードでの電流および消費電力を比較することができます。 このデザインのリソース使用率は以下の通りです。 • _{42,000 LE（LE 全体の 84％）：トップモジュールの Gray カウンターがデバイスの大部分の LE} を使用します。 • _{33 の I/O ピン（ピン全体の 9％）：入力ピン 3 本と出力ピン 30 本です。} このデザインの電流は、電流モニター・コンポーネント（Linear Technologies 社の LTC 2990）を使用 して測定されます。測定された電流は、MAX II デバイスにあらかじめプログラミングされているデザイ ンにより処理されます。この電流は、PowerMonitor.exe が起動された際に、インテル FPGA パワーモ ニター GUI に表示されます。以下に示す、 MAX 10 デバイスの主要な各電源の電流モニターが表示さ れます。 • 2.5 V_CORE(5) • 2.5 V_VCCIO • 1.5 V_VCCIO • 1.2 V_VCC デザインを実演することを目的として、スリープ制御向けに押しボタンを使用し、スリープステータスに LED を使用しています。このため、これらの信号はピンレベルで反転されています。スリープモードを開 始するには、押しボタン USER_PB0 を押した状態を保ちます。デザインをユーザーモードに戻すには、 押しボタン USER_PB0 を開放します。LED0 はデバイスのスリープステータスを表示します。デバイス がスリープモードに入ると LED0 が点灯し、デバイスがユーザーモードであれば消灯します。スリープモ ードの間は、LED1～LED4 に接続する

gpio_pad_output

ポートはトライステートにされ、次いで オフにされます。 (5) _{2.5 V_VCCA です。}

図 -12: 各電源の電流モニター スリープモードでは、すべての GCLK ネットワークはゲートされ、全ての出力バッファーはディスエーブ ルされます。 表 8. 電流および消費電力の比較 電流および消費電力 ユーザーモード スリープモード 1.2 V_ICC（mA） 160 11 2.5 V_ICCA（mA） 28 28 1.5 V_ICCIO（mA） 1.3 1.0 2.5 V_ICCIO（mA） 2.7 1.2 合計電力（mW） 270 88 この比較結果は、スリープモードでは、ユーザーモードとの比較において、コア電流（1.2 V_ICC）の消費 で約 93％ の削減、I/O 電流（2.5 V_ICCIO）の消費で約 56％ の削減を示しています。このデザインの スリープモードで削減される消費電力の合計は約 68％ です。

A MAX 10 パワー・マネジメント・ユーザーガイドのアーカイブ

IP コアのバージョンが記載されていない場合には、以前の IP コアバージョン向けのユーザーガイドが当てはまります。 IP コアバージョン ユーザーガイド 15.1 MAX 10 パワー・マネジメント・ユーザーガイド 15.0 MAX 10 パワー・マネジメント・ユーザーガイド 14.1 MAX 10 パワー・マネジメント・ユーザーガイド

Intel Corporation.無断での引用、転載を禁じます。Intel、インテル、Intel ロゴ、Altera、ARRIA、CYCLONE、ENPIRION、MAX、 NIOS、QUARTUS および STRATIX の名称およびロゴは、アメリカ合衆国および/ またはその他の国における Intel Corporation _ISO

B MAX 10 パワー・マネジメント・ユーザーガイドの追加情報

B.1 MAX 10 パワー・マネジメント・ユーザーガイドの改訂履歴

日付 バージョン 変更内容 2017 年 5 月 2017.05.26 「ホットソケット機能の実装」の項を更新 2017 年 2 月 2017.02.21 ブランド名を「インテル」に変更 2016 年 5 月 2016.05.02 • 「I/O ピンはパワーアップ時にトライステートを維持」の項を更新 • 「POR 回路によってモニタリングされる電源とモニタリングされない電源」の項を更新 • インスタント・オンのパワーアップ・シーケンス要件表内のシングル電源デバイスの情 報を更新 2015 年 11 月 2015.11.02 • 「過渡電流」の項を追加

• Quartus II を Quartus Prime に変更

2015 年 2 月 2015.02.09 「MAX 10 パワー・マネジメント・コントローラー・リファレンス・デザイン」の章を追加 2014 年 12 月 2014.12.15 • 「MAX 10 パワー・マネジメントの概要」の章を更新 • 「デュアル電源デバイス」の項を更新し、デュアル電源デバイスの消費電力についての 詳細を更新 • 「電源デザイン」の項を更新し、各 MAX 10 シングル電源デバイスの最大消費電力を 追加 • 「パワー・マネジメント・コントローラー手法」の項を更新し、スリープモードに関する最 新情報を追加 2014 年 9 月 2014.09.22 初版

Intel Corporation.無断での引用、転載を禁じます。Intel、インテル、Intel ロゴ、Altera、ARRIA、CYCLONE、ENPIRION、MAX、 NIOS、QUARTUS および STRATIX の名称およびロゴは、アメリカ合衆国および/ またはその他の国における Intel Corporation