博 士 （ 情 報 科 学 ） 野 口 干 鶴
学 位 論 文 題 名
半導体製造における歩留り向上技術の研究
(Establishment of Yield Improvement Technology for Semiconductor Manufacturing)
学位論文内容の要旨
モバイ ル機 器やデ ジタ ル家電 の普 及と、これらの電子機器製品に搭載される半導体チップ数の増加にともを い、半 導体 チップ 製造 数は増 加の 一途にある。半導体産業の発展を支えるため、デバイスメーカーでは、これ まで、 デバ イスの 微細 化によ るコ スト低滅、機能向上を進めてきた。しかし、デバイスの微細化は一方で、製 造プロ セス の複雑 化を 招き、 製造 拠点では、これまでに経験したことのをい、さまざまを欠陥が製造プロセス で発生 し、 歩留り 向上 の阻害 要因 とをっている。このようを状況の中で、市場の要求に合わせてコスト競争カ を持つ 製品 を投入 する ために 、歩 留り向上の重要性がますます高まってきている。本論文では、半導体の主要 製品の ーつ である シス テムLSI製品の 設計 ・製造 にお ける歩留り向上に関連する従来技術の取組みと課題を明 らかにし、これらの課題に対する解決策について論じている。
半導体 製造 拠点で は、 ウエハ ーと 呼ばれるシリコン基板上で、1000個程度の製品チップを同時に製造する。
製品チ ップ の加工 には 、500ス テップ にも 及ぶ複 雑を 加工処理が必要と謡る。このため、加工が仕様通りに実 現できず、不良とをる製品が発生する。近年、微細化にともをい、不良の種類は増加の一途にある。このため、
これらの不良に対する、「原因の究明」、「原因の対策」、「対策効果の確認」、「対策の適用」といった、歩留り向 上対策 を素 早く実 施す ること がま すます重要とをっている。また、近年では、半導体産業の水平分業化が進ん だ結果 、複 数企業 の製 造拠点 に製 造を委託するケースが増えており、製造装置や製造プロセス条件が異をる製 造拠点 間で 、均質 な製 品を製 造す ること も重 要とを って いる。すをわち、近年のシステムLSI製品のウェハー 製造に おい て、複 数の 製造拠 点で 製造された同一製品の工程どとの異物数を定量化し、対策工程を明らかにす ること が求 められ てい る。従 来の 工程異物数の定量化手法のーつとして、工程の途中でウエハー上の異物数を 検査す るイ ンライ ン異 物検査 があ る。しかし、インライン異物検査では、複数の製造拠点間で同一の尺度で異 物数が 特定 され誼 いう えに、 検出 された異物が電気的に不良とをるかの判定が困難である。このために、工程 異物数 の推 定精度 が低 くなる とい う問題 点が ある。 一方 、工程診断TEG(Test Element Group)と呼ぱれる専用 のウエ ハー 用いた 工程 異物数 の定 量化方法がある。この方法では、製品ではをいウェハーを製造拠点で製造す る必要 があ るため 、こ の製造 数は 限られる。このため、製品ウェハーで突発的に発生するウエハー単位の不良 原因の究明ができないという問題がある。その他に、FB(Fail Bit)テスト（メモリ部を対象とした電気的テスト 手法） の結 果とし て得 られるFBモ― ド別不 良率 と、各 工程 のFBモ ―ドご との異物感度（設計レイアウトを用 いたCAA(Critical Area Analysis)シミュレーションにより算出）から、工程どとの異物数を統計的に推定する FB‑CAA法 が提 案さ れてい る。 しかし 、FB‑CAA法の 実用化 に関 する報 告事 例は無 く、 実用化 に向 けた課 題は 明らか と謡 ってい をい 。FB‑CAA法 は、 工程異 物数 をウエ ハー どとに 定量 化できること、また、複数の製造拠 点で製 造さ れた同 一製 品の工 程異 物数を同一の尺度で比較できることから、歩留り向上活動の支援に有効であ ると 判 断 し、 本研究 ではFB‑CAA法の 実用 化に取 り組 んだ。 従来 の工程 異物 数推定 アル ゴリズ ムの 精度検 証 の結果 、従 来手法 では 、計算 上の 制約により、工程異物数を高精度に推定できないことを確認した。この検証 結果か ら明 らかと をっ た従来 手法 の問題点を解決するために、線形計画法を用いた工程異物数推定アルゴリズ ムを定式化し、この推定結果の精度検証を行っ．た。検証用データを用いて精度検証を行った結果、真値と推定 値との 誤差 は5パー セン ト以下 と小 さく、 提案 手法に より 、対策工程の異物数を高精度に推定できることを確 認した 。ま た、実 製品 に提案 手法 を適用 して 算出し た工 程異物 数と 工程診 断TEGに より 算出し た工程異物数 との比 較に より、 提案 手法の 製造 拠点への適用の妥当性を確認した。その後、提案アルゴリズムに基づく工程 異物数 推定 システ ムの 開発と 製造 拠点への適用を行い、突発不良発生時の不良原因工程の早期発見や複数拠点
― 678−
間 の製品 管理 をど、 歩留 り向上 対策 に有効 であ ること を実 証した 。
さ らに 、シス テムLSI製品 の歩留 り向 上のた めに は、設計段階で製造容易性を考慮することも重要とをる。
こ こ で 、 シ ステ ムLSI製 品 のSRAM部 は チ ッ プの 中 で 最 も 配 線 が密 集して いる ため、 歩留 り低下 の主 要因 の ーつ とをっ てい る。こ のた め、SRAM部に は、一 般に 、冗長 回路 と呼ぱ れる 予備の 回路 をあら かじ め設置 し 、 不 良 発 生時 に 不 良 回 路 を 冗長 回 路 に 置 き 換 え るSRAM救 済が 適用 される 。シ ステムLSI製品 に搭 載さ れ るSRAMは 、 近 年 、PCや ス マ ー ト フ オン 、 カーナ ピゲ ーショ ンを どとい った 製品の 高機 能化、 多機 能化 に と も を い 、数 百 か ら 数 千 種 類に 増 加 し てい る。 通常、SRAM救 済を行 うた めには 、SRAMご とに 、メモ リ セ ルの不 良を 判定す る不 良判定 回路 や不良 回路 を冗長 回路 に置き 換えるfuseをどの周辺回路が必要と誼る。
こ の た め 、1チ ッ プ に搭 載さ れるSRAM数が 増える ほど 、周辺 回路 が増加 し、 この結 果、 チップ 面積 が増加 す る。し たが って、 近年 のシス テムLSI製品 では救 済回 路搭載 時の チップ 面積 の縮減 が求められている。こ の チ ッ プ 面 積 縮 減の た め のSRAM救 済 方 式 の ー つと し て 、 複 数 のSRAM間 で1つ のfuseを 共 有 する こ と で fuse面積 の縮減 を図 る方式 が提 案され てい る。こ の従 来方式 では 、fuseを 共有化 する ために 、全 てのSRAM と1つのfuseと をシ リ ア ル に 接 続 する 。 こ の 結 果 、SRAMど と のfuseデ ー タ転 送 に は 少 を く ともSRAM搭 載 数分の サイ クルが 必要 とをり 、fuseデ ータ 転送時 間の 増加を 招い ていた。そこで、fuse面積とfuseデータ 転 送時 間の縮 減の ため、fuseの 共有化 とfuseデ ータ のパラ レル 転送を 実現 する新 しいSRAM救済 方式 の開発 に 取り 組んだ 。fuseの共有 化とfuseデー タのパ ラレ ル転送 を実 現する ため 、SRAMを 複数 のグル ープ に分類 し （ 仮 想e‑memoryグ ル ー カ 、 こ の仮 想e‑memoryグ ルー プ ど と に1つ のfuseを搭載 する 新しい 救済 方式を 提 案 し た 。 提案 方 式 で は 、 仮 想e‑memoryグル ープ 内のSRAMと対 応するfuseをパ ラレ ルに接 続す るため 、 仮 想eーmemoryグ ル ― プ どと のSRAM救 済 に 要 す るfuseデ ー タ 転 送時 間 が1サ イ ク ル となる 。ま た、仮 想 e‑memoryグ ルー プ ご と に 、 異 を るfuseに 接続 す る た め に 、 全て の 仮 想e‑memoryグル ープのSRAM救 済は 同 時に実 施で きる。 この 結果、SRAMの搭 載数 に係わ らず 、1サ イクル でfuseデ ータ の転送 を実現でき、従来 方 式に 対してfuse転 送時間 の縮 減が可 能と をる。 提案 方式で は、 設定す る仮 想e‑memoryグルー プの 数に依 存 し てSRAM救 済 後 の 歩留 り と チ ッ プ 面 積 が変化 する ことか ら、SRAM救済 後の歩 留り の試算 式を 導出し 、 仮 想e‑memoryグルー プ数 を適正 化す るため の指 標値を 作成 した。 提案方式の有効性検証のため、指標値に基 づ き 適 正 化 した 仮 想e‑memoryグ ルー プ 数 の65nmSOC製 品 と 、 従来 のfuse面 積縮 減方式 で設 計した 同製 品 のfuse面積 、fuseデ ータ 転送時 間、 救済後 の歩 留りの 比較 を行っ た。この結果、提案方式は従来方式と同等 の チップ 面積 の縮減 率、 救済後 の歩 留りを 実現 しなが ら、fuseデー タ転送時間を99パーセント以上縮減でき る ことを 明ら かにし 、提 案方式 の有 効性を 実証 した。
−679 ‑
学 位論文審査の要旨 主 査 教 授 金 子 俊 一 副査 客員教授 前田俊二 副 査 准教授 田中孝之
学 位 論 文 題 名
｀ 仁 導 体 製 造 に お け る 歩 留 り 向 上 技 術 の 研 究
(Establishment of Yield Improvement Technology for Semiconductor Manufacturing)
本論 文では 、半導 体の主 要製 品のー つであ るシス テムLSI製 品の設 計・製 造にお ける 歩留り向上 に関連 する 従来技 術の取 組みと 課題 を明ら かにし 、これ らの課 題に対する解決策について論じてい る。近 年、 微細化 にとも誼い、不良の種類は増加の一途にある。このため、これらの不良に対する、
「原因の究明」、「原因の対策」、「対策効果の確認」、「対策の適用」といった、歩留り向上対策を素 早く実 施す ること がます ます重 要と をって いる。 従来の 工程異 物数の定量化手法のーっとして、工 程 の途 中 で ウ エ ハー 上 の 異 物 数 を検 査する イン ライン 異物検 査があ る。本 研究 ではFBーCAA法 の 実用化 に取 り組ん だ。従 来の工 程異 物数推 定アル ゴリズ ムの精 度検証の結果、従来手法では、計算 上の制 約に より、 工程異 物数を 高精 度に推 定でき をぃこ とを確 認した。この検証結果から明らかと をった 従来 手法の 問題点 を解決 する ために 、線形 計画法 を用い た工程異物数推定アルゴリズムを定 式化し 、こ の推定 結果の 精度検 証を 行った 。検証 用デー タを用 いて精度検証を行った結果、真値と 推定値 との 誤差は5パ ーセン ト以下 と小さ く、 提案手 法によ り、対 策工程 の異 物数を 高精度に推定 で きる こ と を 確 認し た 。 ま た 、 実製 品に提 案手 法を適 用して 算出し た工程 異物 数と工 程診断TEG により 算出 した工 程異物 数との 比較 により 、提案 手法の 製造拠 点への適用の妥当性を確認した。そ の後、 提案 アルゴ リズム に基づ く工 程異物 数推定 システ ムの開 発と製造拠点への適用を行い、突発 不良発 生時 の不良 原因工 程の早 期発 見や複 数拠点 間の製 品管理 など、歩留り向上対策に有効である ことを実証した。
さら に、近 年のシ ステムLSI製品で は救済 回路搭 載時の チッ プ面積 の縮減 が求め られ ている。こ の チ ッ プ 面 積 縮 減 の た め のSRAM救 済 方 式 の ー っ と し て 、 複 数 のSRAM間 で1つ のfuseを 共 有 す るこ と でfuse面 積 の 縮 減を 図 る 方 式 が提 案 さ れ て いる 。本 論文で は、 仮想e‑memoryグルー プ ど とに1つ のfuseを 搭 載す る 新 し い 救 済方 式 を 提 案 した 。 提 案 方 式で は 、 仮 想e‑memoryグル ー プ 内 のSRAMと 対 応 す るfuseを パ ラ レ ル に 接 続 す る た め 、 仮 想e‑memoryグ ル ー プ ど とのSRAM 救 済に 要 す るfuseデ ー タ 転送 時 間 が1サイ クルと をる。 また、 仮想e‑memoryグル ープど とに、 異 を るfuseに 接 続 す る ため に 、 全 て の仮 想e‑memoryグ ル ー プ のSRAM救 済 は同 時 に 実 施 でき る 。 こ の結 果 、SRAMの 搭 載 数 に係 わ ら ず 、1サ イ ク ル でfuseデ ータ の 転 送 を 実現 で き 、従来 方式に 対 してfuse転 送 時 間 の 縮 減が 可 能 と を る。 提 案 方 式 では 、設 定する 仮想e‑memoryグル ープの 数 に 依 存 し てSRAM救 済 後の 歩 留 り と チッ プ 面 積 が 変化 す る こ と から 、SRAM救 済 後 の 歩 留り の 試 算 式を 導 出 し、 仮想e‑memoryグル ープ数 を適正 化する ため の指標 値を作 成した 。提 案方式 の有効 性 検証 の た め 、 指標 値 に 基 づ き 適正 化 し た 仮 想e‑memoryグ ルー プ 数 の65nmSOC製 品と 、従来 の
‑ 680―
fuse
面 積 縮 減方 式で設 計した 同製品 のfuse 面 積、fuse データ 転送 時間、 救済後 の歩留 りの 比較を 行 った。 この結 果、提 案方式 は従 来方式 と同等 のチッ プ面 積の縮 減率、救済後の歩留りを実現し橡 が ら 、
fuseデー タ転送 時間を99 パー セント 以上縮 減でき るこ とを明 らかに し、提 案方 式の有 効性 を 実証し た。
