『7 シリーズ GTX トランシーバーを使用した SMPTE SDI インターフェイスの実装』 (XAPP1249)

本資料は表記のバージ ョ ンの英語版を翻訳 し た も ので、内容に相違が生 じ る場合には原文を優先 し ます。 資料によ っ ては英語版の更新に対応し ていない ものがあ り ます。 日本 語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。

概要

放送業界向けの映像機器には、 SMPTE (Society of Motion Picture and Television Engineers) SDI (Serial Digital Interface) 規格が 広 く 使用 さ れてい ます。 こ の イ ン タ ーフ ェ イ スは、 放送局ス タ ジオや映像制作会社で使用 さ れてお り 、 非圧縮のデジ タ ル 映像 と 多重音声チ ャ ネ ル な ど の埋め込 ま れ た 補助デー タ を 共に伝送 し ま す。 UHD-SDI と 総称 さ れ る 6G-SDI お よ び 12G-SDI は、 SDI 規格の最新拡張版で、 Ultra HD (超高細精度) ビデオ フ ォ ーマ ッ ト お よ び高フ レーム レー ト の HD ビデオ フ ォーマ ッ ト を伝送す る ために、 よ り 広い帯域幅を提供 し ます。

ザ イ リ ン ク ス の LogiCORE™ SMPTE UHD-SDI IP は、 デバ イ ス固有の制御機能を持たない UHD-SDI 受信/送信データ パス です。 こ のアプ リ ケーシ ョ ン ノ ー ト では、 完全な UHD-SDI イ ン タ ーフ ェ イ ス を構築する目的で、 7 シ リ ーズ FPGA GTX ト ラ ン シーバー と UHD-SDI IP を合わせて使用する ための制御ロ ジ ッ ク を含むモジ ュールを提供 し ます。ま た、KC705 ボー ド を使用す る SDI の設計例 も 紹介 し ます。

は じ めに

ザ イ リ ン ク ス の LogiCORE IP SMPTE UHD-SDI (以下、UHD-SDI コ ア と い う ) は、ザ イ リ ン ク ス の 7 シ リ ーズ FPGA の GTX ト ラ ン シーバー と 接続す る こ と で、 SMPTE SD-SDI、 HD-SDI、 3G-SDI、 6G-SDI、 およ び 12G-SDI 規格をサポー ト する SDI イ ン タ ーフ ェ イ ス を実装で き ます。 UHD-SDI コ ア と GTX ト ラ ン シーバーを接続 し て完全な SDI イ ン タ ーフ ェ イ ス を実装 す る には、 ロ ジ ッ ク を追加す る 必要があ り ま す。 こ のアプ リ ケーシ ョ ン ノ ー ト では、 こ の付加的な制御 ロ ジ ッ ク と イ ン タ ーフ ェ イ ス ロ ジ ッ ク について説明し 、 必要 と な る制御モジ ュールおよ び イ ン タ ーフ ェ イ ス モジ ュールを Verilog ソ ース コ ー ド で提供 し ます。

こ の資料に出て く る SDI と は、 SD-SDI、 HD-SDI、 3G-SDI、 6G-SDI、 お よび 12G-SDI を総称する SMPTE フ ァ ミ リ の イ ン タ ーフ ェ イ ス規格の こ と です。

7 シ リ ーズ GTX ト ラ ン シーバーは、 12G-SDI を含むすべての SDI ビ ッ ト レー ト に対応で き ます。 最大 6G-SDI ま での ラ イ ン レー ト は、 -1 ス ピー ド グ レー ド デバ イ ス の GTX ト ラ ン シーバーで対応で き ます。 ただ し 、 GTX ト ラ ン シーバーの ラ イ ン レー ト には制限があ り 、 12G-SDI ビ ッ ト レー ト をサポー ト する のは、 特定パ ッ ケージの -3 ス ピー ド グ レー ド デバ イ ス の GTX ト ラ ン シーバーのみです。 ス ピー ド グ レー ド と デバ イ ス パ ッ ケージの各組み合わせにおけ る GTX ト ラ ン シー バーの最大 ラ イ ン レー ト は、 『Kintex-7 FPGA データ シー ト : DC 特性およ び AC ス イ ッ チ特性』 [参照 13] お よ び 『Virtex-7 T お よ び XT FPGA デー タ シー ト : DC 特性お よ び AC ス イ ッ チ特性』 [参照 14] を参照 し て く だ さ い。

こ のアプ リ ケーシ ョ ン ノ ー ト で提供するデバ イ ス固有の SDI 制御ロ ジ ッ ク の主な機能は次の と お り です。 • GTX ト ラ ン シーバーの リ セ ッ ト ロ ジ ッ ク

• 5 つの SDI 規格を サポー ト す る ために、 GTX RX/TX シ リ アル ク ロ ッ ク 分周器を動的に切 り 換え る 機能

• HD-SDI、 3G-SDI、 6G-SDI、 お よ び 12G-SDI 規格の 2 つの異な る ビ ッ ト レー ト を サポー ト す る ために、 RX お よ び TX の基準 ク ロ ッ ク を動的に切 り 換え る 機能 ° 1.485Gb/s お よ び 1.485/1.001Gb/s (HD-SDI モー ド の場合) ° 2.97Gb/s お よ び 2.97/1.001Gb/s (3G-SDI モー ド の場合) ° 5.94Gb/s お よ び 5.94/1.001Gb/s (6G-SDI モー ド の場合) ° 11.88Gb/s お よ び 11.88/1.001Gb/s (12G-SDI モー ド の場合) • GTX RXDATA お よ び TXDATA ポー ト 幅を動的に切 り 替え る 機能

° 20 ビ ッ ト RXDATA お よ び TXDATA (SD-SDI、 HD-SDI、 お よ び 3G-SDI モー ド の場合)

ア プ リ ケーシ ョ ン _{ノ ー ト : GTX ト ラ ンシーバー、 Kintex-7、 Virtex-7、 Zynq-7000}

XAPP1249 (v1.1) 2015 年 8 月 14 日

7 シ リ ーズ GTX ト ラ ンシーバーを使用し た 

SMPTE SDI イ ン ターフ ェ イスの実装

は じ めに

° 40 ビ ッ ト RXDATA お よ び TXDATA (6G-SDI お よ び 12G-SDI モー ド の場合) • SD-SDI モー ド の場合にデー タ を回復 さ せ る デー タ リ カバ リ ユニ ッ ト • RX が整数フ レーム レー ト 信号 (1.485Gb/s お よ び 2.97Gb/s な ど の ラ イ ン レー ト ) ま たは分数フ レーム レー ト 信号 (1.485/1.001Gb/s お よ び 2.97/1.001Gbs な ど の ラ イ ン レー ト ) のいずれを受信 し てい る か を判断す る RX ビ ッ ト レー ト 検出機能 こ のアプ リ ケーシ ョ ン ノ ー ト では、GTX ト ラ ン シーバーの イ ン ス タ ン ス、制御モジ ュールの イ ン ス タ ン ス、およ び SMPTE UHD-SDI コ アの イ ン ス タ ン ス を含む ラ ッ パー フ ァ イ ルについて説明 し 、 それ ら に必要な接続について解説 し ま す。 こ の フ ァ イ ルを利用す る こ と で、 SDI イ ン タ ーフ ェ イ ス を簡単に構築で き ます。 こ のアプ リ ケーシ ョ ン ノ ー ト では、 UHD-SDI コ ア を使用す る SDI デザ イ ンの例を紹介 し ます。 こ のデザ イ ンは、 KC705 評価ボー ド を使用 し て実行 さ れます。 UHD-SDI の物理的な イ ン タ ーフ ェ イ ス と し て、 Fidus 社製 12G-SDI FPGA メ ザニ ン カー ド (FMC) も 必要です。

こ のアプ リ ケーシ ョ ン ノ ー ト で使用する用語について説明し ます。UHD-SDI コ アは、Vivado® (2015.1 リ リ ース以降) の IP カ タ ロ グ か ら 利用可能な SMPTE UHD-SDI コ ア を指 し てい ま す。 制御モジ ュ ールは、 GTX が UHD-SDI コ ア を使用 し て UHD-SDI イ ン タ ーフ ェ イ ス を実装す る 際に必要 と な る さ ま ざ ま なデバ イ ス固有の機能を実装す る モジ ュ ールです。 こ のア プ リ ケーシ ョ ン ノ ー ト では、 制御モジ ュールを ソ ース コ ー ド 形式で提供 し ます。 GTX ラ ッ パーは、 7 シ リ ーズ FPGA ト ラ ン シーバー ウ ィ ザー ド (IP カ タ ロ グで利用可能) で生成 さ れたシ ン グル GTX ト ラ ン シーバー用の ラ ッ パー フ ァ イ ルで す。 GTX コ モン ラ ッ パーは GTX ク ワ ッ ド 用 QPLL を含む ラ ッ パー フ ァ イ ルで、 7 シ リ ーズ FPGA ト ラ ン シーバー ウ ィ ザー ド で GTX ラ ッ パーの生成時に生成 さ れ ます。 SDI ラ ッ パーは、 SMPTE UHD-SDI コ ア、 GTX ラ ッ パー、 お よ び制御 モジ ュ ールを イ ン ス タ ン シエー ト し て相互接続す る ための ラ ッ パー モジ ュールです。 こ のアプ リ ケーシ ョ ン ノ ー ト では、 SDI ラ ッ パーを ソ ース コ ー ド 形式で提供 し ます。GTX コ モ ン ラ ッ パーは SDI ラ ッ パーに含ま れていないため、アプ リ ケー シ ョ ン内に個別に イ ン ス タ ン シエー ト す る 必要があ り ます。図 1 の簡略ブ ロ ッ ク 図では、 さ ま ざ ま な コ ン ポーネ ン ト を組 み合わせて UHD-SDI イ ン ターフ ェ イ ス を形成し てい る こ と を示し てい ます。

X-Ref Target - Figure 1

図 1 : 完成 し た UHD‐SDI RX/TX イ ン タ ー フ ェ イ スのブ ロ ッ ク図 0+] ,%8)'6B*7( 43// 0+] ,%8)'6B*7( *7;(B&20021 _{*7;(B&+$11(/} *7;(B&+$11(/ *7;(B&+$11(/ *7;(B&+$11(/ 5; 7; · · 5; 7; · · 5; 7; · · 5; 7; · · 7;6<6&/.6(/ 7;6<6&/.6(/ 7;6<6&/.6(/ 7;6<6&/.6(/ 5;5$7( 7;5$7( 5;5$7( 7;5$7( 5;5$7( 7;5$7( 5;5$7( 7;5$7( &3// &3// &3// &3//

機能

機能

『LogiCORE IP SMPTE UHD-SDI LogiCORE IP 製品ガ イ ド 』 [参照 16] には、 UHD-SDI コ アのすべての機能お よ び コ ア でサ ポー ト さ れ る SMPTE 規格が記載 さ れてい ます。 詳細は、 製品ガ イ ド を参照 し て く だ さ い。 ま た、 製品ガ イ ド では、 さ ま ざ ま な SDI モー ド で動作する コ アの入力/出力の タ イ ミ ン グ図 も 示 し てい ます。 こ の資料では、 多重化 さ れていない SDI デー タ ス ト リ ーム の こ と を 「基本デー タ ス ト リ ーム」 と 呼びます。 た と えば、 HD-SDI 信号は 2 つの基本デー タ ス ト リ ーム (通常、 Y デー タ ス ト リ ーム と C デー タ ス ト リ ーム) で構成 さ れてお り 、 10 ビ ッ ト の仮想 HD-SDI イ ン タ ーフ ェ イ ス に多重化 さ れます。 同様に、 3G-SDI レベル A 信号 も 2 つの基本デー タ ス ト リ ー ム (データ ス ト リ ーム １ と デー タ ス ト リ ーム 2) で構成 さ れてお り 、 10 ビ ッ ト の仮想 3G-SDI イ ン タ ーフ ェ イ ス に多重化 さ れます。 3G-SDI レベル B 信号の場合は、 各 HD-SDI 信号に Y データ ス ト リ ーム と C データ ス ト リ ームがあ る 4 つの基 本デー タ ス ト リ ームで構成 さ れてお り 、 3G-SDI レベル B イ ン タ ーフ ェ イ ス に集約 さ れます。 こ の 4 つの基本ス ト リ ーム は、 10 ビ ッ ト の仮想 3G-SDI イ ン ターフ ェ イ ス に多重化 さ れ、 4 ウ ェ イ イ ン タ ー リ ーブ と な り ます。 6G-SDI と 12G-SDI で は、1 つの SDI イ ン タ ーフ ェ イ ス で最大 16 の基本データ ス ト リ ーム を イ ン タ ー リ ーブ可能です。 こ の資料では、UHD-SDI コ ア名お よ び UHD-SDI ラ ッ パーのポー ト 名で、 こ れ ら のデータ ス ト リ ーム を ds1 ～ ds16 と し てい ます。

UHD-SDI コ アの TX お よ び RX は、 デー タ ス ト リ ーム入力/出力で多重化 さ れていない基本デー タ ス ト リ ーム のみを受信/ 送信 し ます。 デー タ ス ト リ ームの多重化/逆多重化は、 UHD-SDI コ ア内で実行 さ れ、 コ アの外で実行する も のではあ り ま せん。 ただ し 、 SD-SDI は例外です。 ST 259 SD-SDI 規格は、 Y コ ンポーネ ン ト と C コ ン ポーネン ト を両方伝搬する シ ン グ ル データ ス ト リ ーム を定義 し ます。 こ れは、 複数の EAV と SAV が イ ン タ ー リ ーブ さ れていないため、 UHD-SDI コ アで は基本デー タ ス ト リ ーム と 見な さ れます。

UHD-SDI コ アは、 ネ イ テ ィ ブ ビデオ フ ォ ーマ ッ ト と 基本デー タ ス ト リ ーム間のマ ッ ピ ン グ を行い ません。 ユーザー アプ リ ケーシ ョ ンは、 UHD-SDI ト ラ ン ス ミ ッ タ ーへ基本デー タ ス ト リ ーム を送信する 前に、 こ れ ら の ス ト リ ームに対 し て必 要な ビデオ マ ッ ピ ン グ を行い、 その後、 UHD-SDI レ シーバーに よ っ て出力 さ れた基本ス ト リ ームか ら ビデオ イ メ ージ を 再度構築す る 必要があ り ます。 SD-SDI と 単一 リ ン ク HD-SDI 上のすべてのビデオ フ ォーマ ッ ト 、 お よび 3G-SDI レベル A の 1080p 50、 59.94、 60Hz 4:2:2 YCbCr 10 ビ ッ ト ビデオの場合、 こ れ ら のフ ォーマ ッ ト のデータ ス ト リ ーム と 、 UHD-SDI コ アへ入力ま たは出力 さ れ る 基本デー タ ス ト リ ームに 1 対 1 と な っ てい る ため、 マ ッ ピ ン グは必要あ り ません。 こ れは、 2 つの HD-SDI ビデオ フ ォ ーマ ッ ト が 1 つの 3G-SDI イ ン タ ーフ ェ イ ス に集約 さ れ る デ ュ アル ス ト リ ーム モー ド の 3G-SDI レベル B-DS に も 当てはま り ます。 デュ アル リ ン ク HD-SDI、 3G-SDI レベル B-DL、 マルチ リ ン ク 3G-SDI、 6G-SDI、 およ び 12G-SDI の場合、 基本データ ス ト リ ームに対する ビデオ フ ォーマ ッ ト のマ ッ ピ ン グが必要であ り 、 こ れは UHD-SDI コ アでは行われません。

6G-SDI の場合、 UHD-SDI コ アは最大 8 個の基本デー タ ス ト リ ーム を サポー ト し ます。 12G-SDI の場合、 UHD-SDI コ アは 最大 16 個の基本デー タ ス ト リ ーム を サポー ト し ます。 SMPTE 6G-SDI お よ び 12G-SDI のマ ッ ピ ン グに関す る 資料では、 「デー タ ス ト リ ーム」 と い う 用語が、 多重化 さ れたデータ ス ト リ ーム と 多重化 さ れていない (基本) データ ス ト リ ームの両 方に対 し て使用 さ れてい る ため、 各マ ッ ピ ン グ方法で使用 さ れ る 基本デー タ ス ト リ ーム数を判断す る 際は注意が必要で す。 伝送 さ れ る デー タ フ ォーマ ッ ト に よ っ て、 6G-SDI イ ン タ ーフ ェ イ ス上では 4 個ま たは 8 個の基本データ ス ト リ ーム が イ ン タ ー リ ーブ さ れ、 12G-SDI イ ン タ ーフ ェ イ ス上では 8 個ま たは 16 個の基本デー タ ス ト リ ームが イ ン タ ー リ ーブ さ れます。 16 ウ ェ イ イ ン タ ー リ ーブは、 デュ アル リ ン ク 12G-SDI でのみ可能です。 UHD-SDI TX は、 tx_mux_pattern ポー ト を使用 し て入力でア ク テ ィ ブな ス ト リ ーム数を把握す る 必要があ り ます。 UHD-SDI RX は、 入力 さ れ る SDI 信号に含まれ る 基本デー タ ス ト リ ーム数を自動で判断 し 、 それ ら のデータ ス ト リ ーム を適切に逆多重化し て、入力信号に含まれ る基本 デー タ ス ト リ ーム数を rx_active_stream ポー ト に示 し ます。

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ

イ ス を実現

こ のセ ク シ ョ ン では、 ザ イ リ ン ク ス 7 シ リ ーズ FPFA デバ イ ス (Kintex®-7、 Virtex®-7、 お よ び Zynq™-7000) の GTX ト ラ ン シーバーを使用す る UHD-SDI イ ン タ ーフ ェ イ ス の イ ンプ リ メ ン テーシ ョ ンについて説明し ます。 こ のセ ク シ ョ ンでは、『7 シ リ ーズ FPGA GTX/GTH ト ラ ン シーバー ユーザー ガ イ ド 』 [参照 15] を補足す る 内容を提供 し ま す。 こ こ では、 HD-SDI アプ リ ケーシ ョ ンに重要な GTX ト ラ ン シーバーの機能を中心に説明 し ます。 GTX ト ラ ン シーバーを使用す る アプ リ ケーシ ョ ン では、 い く つかの ク ロ ッ ク が必要です。 デー タ ス ト リ ーム にデー タ を 追加 し た り 削除 し て ク ロ ッ ク を補正で き ない SDI プ ロ ト コ ルでは、 アプ リ ケーシ ョ ン内で ク ロ ッ ク がどの よ う に生成およ び使用 さ れ る かに細心の注意が必要です。GTX ト ラ ン シーバーを駆動する には基準 ク ロ ッ ク が必要です。GTX ト ラ ン シー バー ク ワ ッ ド にあ る PLL (位相ロ ッ ク ループ) が基準 ク ロ ッ ク を使用 し て、 各 ト ラ ン シーバーの受信部お よ び送信部用の シ リ アル ク ロ ッ ク を生成 し ます。 「GTX ト ラ ン シーバーの基準 ク ロ ッ ク 」 で詳 し く 説明す る よ う に、 GTX ト ラ ン ス ミ ッ タ ーのシ リ アル ビ ッ ト レー ト は、供給 さ れ る基準 ク ロ ッ ク の整数倍 と な り ます。さ ら に、UHD-SDI ト ラ ン ス ミ ッ タ ー デー タ パ ス の入力に与え ら れ る ビデオ デー タ レー ト は、 GTX ト ラ ン ス ミ ッ タ ーで使用 さ れ る基準 ク ロ ッ ク 周波数 と 正確に一 致す る (ま たは正確な整数倍 と な る ) 必要があ り ます。 し たがっ て、 送信 さ れ る ビデオ ス ト リ ームのデー タ レー ト へ周波 数が確実に固定す る よ う に、 UHD-SDI アプ リ ケーシ ョ ンが ト ラ ン ス ミ ッ タ ーの基準 ク ロ ッ ク を生成する必要があ り ます。 GTX ト ラ ン ス ミ ッ タ ーは、 そ の txdata ポー ト へ供給 さ れ る デー タ の ワ ー ド レ ー ト と ま っ た く 同 じ 周波数の ク ロ ッ ク を txoutclk ポー ト に出力 し ます。 txoutclk は、 ワ ー ド レー ト と 等 し く な る よ う に PLL に よ っ て シ リ アル ク ロ ッ ク が分周 さ れ る こ と で、 GTX ト ラ ン ス ミ ッ タ ー内で生成 さ れます。 大抵のアプ リ ケーシ ョ ンでは、 GTX ト ラ ン シーバーか ら の txoutclk は、 グ ロ ーバル (BUFG) ク ロ ッ ク バ ッ フ ァ ーを介 し 、 その後 UHD-SDI ト ラ ン ス ミ ッ タ ー デー タ パスお よび GTX ト ラ ン ス ミ ッ タ ーの txusrclk お よ び txusrclk2 ク ロ ッ ク 入力への ク ロ ッ ク 供給に使用 さ れます。txoutclk か ら 直接派生 し た ク ロ ッ ク 以 外 も 、 UHD-SDI ト ラ ン ス ミ ッ タ ー データ パスおよ び GTX ト ラ ン ス ミ ッ タ ーの txusrclk ポー ト と txusrclk2 ポー ト の ク ロ ッ ク ソ ース と し て使用で き ます。 GTX ト ラ ン ス ミ ッ タ ーの浅い TX バ ッ フ ァ ーは、 txdata ポー ト に供給 さ れ るデータ と GTX ト ラ ン ス ミ ッ タ ーの内部 ク ロ ッ ク 間の位相差を許容 し ま す。 し か し 、 入力 さ れ る デー タ と GTX ト ラ ン ス ミ ッ タ ーの内部 ク ロ ッ ク 周波数 (txoutclk で表 さ れ る) 間の周波数差は、 即座に TX バ ッ フ ァ ーのア ン ダーフ ロ ー /オーバーフ ロ ーを引き起 こ すため、 GTX ト ラ ン ス ミ ッ タ ーで生成 さ れ る シ リ アル ビ ッ ト ス ト リ ームにエ ラ ーが生 じ ます。 し たがっ て、 GTX ト ラ ン ス ミ ッ タ ーの txdata ポー ト へ供給 さ れ る デー タ レー ト (txusrclk お よ び txusrclk2 ク ロ ッ ク の周波数で表 さ れ る) と GTX ト ラ ン ス ミ ッ タ ーの内部デー タ レー ト ( ト ラ ン ス ミ ッ タ ーの基準 ク ロ ッ ク で設定 さ れ、 txoutclk 周波数で表 さ れ る) は、 正 確に一致 さ せ る 必要があ り ます。 ただ し 、GTX レ シーバーの基準 ク ロ ッ ク は入力 さ れ る SDI 信号の ラ イ ン レー ト と 正確な関係を持つ必要はあ り ません。 こ れは、12G-SDI 以外のすべてのモー ド の場合、GTX レ シーバーの ク ロ ッ ク データ リ カバ リ (CDR) ユニ ッ ト が、基準 ク ロ ッ ク 周波数に よ る 設定どお り に公称ビ ッ ト レー ト か ら 最大 ±1250ppm でビ ッ ト レー ト を受信で き る ためです。 12G-SDI モー ド の場合、 12G-SDI 信号の ラ イ ン レー ト は基準 ク ロ ッ ク 周波数に よ る設定どお り に公称ビ ッ ト レー ト の ±200ppm 以内の 必要があ り ます。 こ れに よ り 、 入力 さ れ る SDI 信号 と 正確な周波数関係を持たない ロ ーカルのオシ レータ ーで レ シーバー 基準 ク ロ ッ ク が生成可能にな り ます。 GTX レ シーバーは、 入力 さ れ る SDI ビ ッ ト レー ト に周波数 ロ ッ ク さ れた リ カバ リ ク ロ ッ ク を生成 し ます。 こ の ク ロ ッ ク は、 GTX ト ラ ン シーバーの rxoutclk ポー ト の出力です。 こ のアプ リ ケーシ ョ ン ノ ー ト で後ほ ど詳 し く 説明 し ますが、rxoutclk は、SD-SDI 以外の SDI 信号を受信する際の真の リ カバ リ ク ロ ッ ク であ り 、SD-SDI 信号を受信す る 際の ク ロ ッ ク ではあ り ません。 通常、 rxoutclk は、 グ ロ ーバル バ ッ フ ァ ーでバ ッ フ ァ ー さ れ、 その後 GTX レ シーバーの rxusrclk お よ び rxusrclk2 ポー ト へ供給 さ れて、 UHD-SDI レ シーバー デー タ パス用の ク ロ ッ ク と し て使用 さ れます。 SDI アプ リ ケーシ ョ ン には、 も う 1 つ ク ロ ッ ク が必要です。 こ れは フ リ ー ラ ン ニ ン グの固定周波数 ク ロ ッ ク であ り 、 GTX ト ラ ン シーバーの DRP (ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ン ポー ト ) 用 ク ロ ッ ク と し て使用 さ れます。 通常、 こ れ と 同 じ ク ロ ッ ク が SDI ラ ッ パーの制御モジ ュ ールに供給 さ れ、 タ イ ミ ン グ制御に使用 さ れ ます。 ザ イ リ ン ク ス では 10MHz 以上にす る こ と を推奨 し てい ます。 こ の ク ロ ッ ク の最大周波数は、 GTX ト ラ ン シーバーの最大許容 DRP ク ロ ッ ク 周波数 に よ っ て制限 さ れます。 こ の ク ロ ッ ク の周波数は、 SDI アプ リ ケーシ ョ ンのその他の ク ロ ッ ク やデータ レー ト に対 し て特 定の関連性を持つ必要はあ り ません。 SDI モー ド を変更 し た際に、 こ の ク ロ ッ ク の周波数を変更 し ないで く だ さ い。 常に 同 じ 公称周波数で動作す る 必要があ り ま す。 ま た、 SDI アプ リ ケーシ ョ ン が動作中は停止で き ません。 こ の ク ロ ッ ク は、 デバ イ ス内のすべての SDI イ ン タ ーフ ェ イ ス で使用可能です。

rxoutclk お よ び txoutclk の周波数は、 SDI モー ド や GTX ト ラ ン シーバーの rxdata お よ び txdata のポー ト の幅に依存 し ます。 こ の関係は、 GTX ト ラ ン シーバーのアーキテ ク チ ャ に よ っ て固定 さ れてい ます。 場合に よ っ て、 データ ス ト リ ームのデー タ レー ト が ク ロ ッ ク 周波数 よ り も 低 く な る こ と があ る ため、 RX と TX は ク ロ ッ ク イ ネーブルを使用 し て、 デー タ ス ト

リ ーム伝送デー タ レー ト を調整 し ま す。表 1 に、 各 SDI モー ド におけ る ア ク テ ィ ブ デー タ ス ト リ ー ム数、 rxdata/txdata ポー ト 幅、 rxoutclk/txoutclk 周波数、 お よび ク ロ ッ ク イ ネーブルを示 し ます。 ク ロ ッ ク イ ネーブルは、 2 データ ワー ド サ

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現 イ ク ルで ク ロ ッ ク イ ネーブルがアサー ト 中の ク ロ ッ ク 数 と し て表わ さ れます。 つま り 、 1/1 は ク ロ ッ ク サ イ ク ルご と に ク ロ ッ ク イ ネーブルがアサー ト さ れ る こ と を意味 し 、2/2 は 2 ク ロ ッ ク サ イ ク ルに 1 回 ク ロ ッ ク イ ネーブルがアサー ト さ れ (50% デ ュ ーテ ィ サ イ ク ル)、4/4 は 4 ク ロ ッ ク サ イ ク ルに 1 回 ク ロ ッ ク イ ネーブルがアサー ト さ れ る こ と (25% デ ュ ーテ ィ サ イ ク ル) を意味 し ます。 ま た、 5/6 は、 5 ク ロ ッ ク ま たは 6 ク ロ ッ ク サ イ ク ルのいずれかに 1 回 ク ロ ッ ク イ ネーブルがア サー ト さ れ、平均す る と 5.5 ク ロ ッ ク サ イ ク ルに 1 回 と な り ます ( ク ロ ッ ク イ ネーブルのハ イ パルス間に 1 イ ン ス タ ン ス の 5 ク ロ ッ ク サ イ ク ル、 それに続いて ク ロ ッ ク イ ネーブルのハ イ パルス間に 1 イ ン ス タ ン ス の 6 ク ロ ッ ク サ イ ク ルが来 る パ タ ーンが繰 り 返 さ れ る )。

GTX  ト ラ ン シーバーの基準 ク ロ ッ ク および PLL

7 シ リ ーズ GTX ト ラ ン シーバーは、 ク ワ ッ ド に分け ら れてい ます。 各 ク ワ ッ ド には 4 つの GTXE2_CHANNEL ト ラ ン シー バー プ リ ミ テ ィ ブがあ り 、 各 GTXE2_COMMON プ リ ミ テ ィ ブには Quad PLL (QPLL) が 1 つずつ含まれてい ます (図 2 参 照)。 QPLL で生成 さ れた ク ロ ッ ク は、 ク ワ ッ ド 内の 4 つすべての ト ラ ン シーバーへ分配 さ れます。 各 GTXE2_CHANNEL には、 チ ャ ネル PLL (CPLL) と 呼ばれ る専用の PLL があ り 、 その ト ラ ン シーバーの RX およ び TX へのみ ク ロ ッ ク を供給 で き ます。 ク ワ ッ ド 内の各 RX と TX ユニ ッ ト では、 ク ロ ッ ク ソ ース と し て QPLL ま たは CPLL のいずれを使用すべき か を個別に設定で き ます。 さ ら に、 こ の RX/TX ユニ ッ ト は、 ク ロ ッ ク ソ ース を QPLL と CPLL 間で動的に切 り 換え可能で す。 こ の コ ン フ ィ ギ ュ レーシ ョ ン と 動的切 り 換え機能は、 SDI アプ リ ケーシ ョ ンに特に有効です。 重要_{: CPLL および QPLL の最大ラ イ ン レー ト は、 それぞれ 6.6Gbps と 12.5Gbps です。 つま り 、 QPLL は 12G-SDI まで対} 応で き ますが、 CPLL は 6G-SDI ラ イ ン レー ト ま で し か対応で き ません。 こ こ で重要な点は、 -3 ス ピー ド グ レー ド の 7 シ リ ーズ GTX ト ラ ン シーバーにのみ、 12G-SDI ま でサポー ト で き る最大 ラ イ ン レー ト 12.5Gbps の QPLL があ る と い う こ と です。 詳細は、 『Kintex-7 FPGA データ シー ト : DC 特性およ びス イ ッ チ特性』 (DS182) [参照 13] の 「GTX ト ラ ン シーバーの ス イ ッ チ特性」 を参照 し て く だ さ い。 一般的な UHD-SDI アプ リ ケーシ ョ ンでは、最大 9 つの異な る ビ ッ ト レー ト をサポー ト する ために GTX ト ラ ン シーバーが 必要です。 • 270Mb/s (SD-SDI の場合) • 1.485Gb/s (HD-SDI の場合) • 1.485/1.001Gb/s (HD-SDI の場合) • 2.97Gb/s (3G-SDI の場合) • 2.97/1.001Gb/s (3G-SDI の場合) • 5.94Gb/s (6G-SDI の場合) • 5.94/1.001Gb/s (6G-SDI の場合) • 11.88Gb/s (12G-SDI の場合) • 11.88/1.001Gb/s (12G-SDI の場合) 表 1 : ク ロ ッ ク周波数 と ク ロ ッ ク イ ネーブルの要件

SDI モー ド _{デー タ  ス ト リ ーム}ア ク テ ィ ブ な RX/TXDATA_{ビ ッ ト 幅} RX/TXOUTCLK 周波数 _{イ ネーブル}ク ロ ッ ク  

SD-SDI 1 20 148.5MHz 5/6 HD-SDI 2 20 74.25 ま たは 74.25/1.001MHz 1/1 3G-SDI A 2 20 148.5 ま たは 148.5/1.001MHz 1/1 3G-SDI B 4 20 148.5 ま たは 148.5/1.001MHz 2/2 6G-SDI 4 40 148.5 ま たは 148.5/1.001MHz 1/1 6G-SDI 8 40 148.5 ま たは 148.5/1.001MHz 2/2 12G-SDI 8 40 297 ま たは 297/1.001MHz 2/2 12G-SDI 16 40 297 ま たは 297/1.001MHz 4/4

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現

GTX ト ラ ン シーバーの RX 部に含 ま れ る CDR ( ク ロ ッ ク デー タ リ カバ リ ) ユニ ッ ト は、 6.6Gb/s 未満の基準周波数か ら 最 大 ±1250ppm のビ ッ ト レー ト を受信で き ます。 HD-SDI、 3G-SDI、 6G-SDI、 およ び 12G-SDI には、 正確に 1000ppm 異な る 2 つの ビ ッ ト レー ト があ り ます。 HD-SDI、 3G-SDI、 お よ び 6G-SDI の場合、 1 つの基準 ク ロ ッ ク 周波数を使用 し て両方の ビ ッ ト レー ト を受信する こ と が可能です。 こ れ と 同 じ 基準 ク ロ ッ ク 周波数で SD-SDI の受信 も 可能です。 つま り 、 12G-SDI を除 く すべての SDI モー ド で必要な RX 基準 ク ロ ッ ク 周波数は 1 つのみです。 一方、 12G-SDI レー ト の場合は、 CDR ユ ニ ッ ト の基準 ク ロ ッ ク 周波数に対す る 許容誤差がわずか ±200ppm であ る ため、2 つの 12G-SDI ビ ッ ト レー ト を受信する に は 2 つの異な る基準 ク ロ ッ ク 周波数が必要にな り ます。こ れ ら の 2 つの基準 ク ロ ッ ク 周波数は通常、148.5MHz で 11.88Gb/s を受信 し 、 148.5/1.001MHz で 11.88/1.001Gb/s を受信 し ます。 GTX ト ラ ン シーバーの TX 部では、すべての SDI ビ ッ ト レー ト を サポー ト す る ために 2 つの基準周波数が必要です。 こ れ は、 ト ラ ン ス ミ ッ タ ーは通常は供給 さ れ る 基準 ク ロ ッ ク 周波数の正確な整数倍でのみ送信可能であ る ためです。一部の SDI アプ リ ケーシ ョ ンでは、 HD-SDI、 3G-SDI、 6G-SDI、 お よび 12G-SDI ビ ッ ト レー ト が常に X/1.001 ビ ッ ト レー ト と な る分 数フ レーム レー ト のみをサポー ト する よ う に設定する こ と も 可能です。 こ れ ら のビ ッ ト レー ト はすべて、 148.5/1.001MHz の 基 準 ク ロ ッ ク を 使 用 し て 生 成 で き ま す。 た だ し 、 SD-SDI 送信 の ビ ッ ト レ ー ト は 常 に 正確 な 270Mb/s と な り 、 270/1.001Mb/s にな る こ と がないため、 148.5MHz の基準 ク ロ ッ ク が必要です。 こ のため、 ほ と ん ど の SDI アプ リ ケーシ ョ ンでは、 2 つの基準 ク ロ ッ ク を GTX ク ワ ッ ド へ供給し ます。 通常、 2 つの基準 ク ロ ッ ク の組み合わせは 148.5MHz と 148.5/1.001MHz です。 こ のアプ リ ケーシ ョ ン ノ ー ト の説明では こ の 148.5MHz と 148.5/1.001MHz 基準 ク ロ ッ ク 周波数を使用 し ます。 SDI アプ リ ケーシ ョ ン用の GTX ト ラ ン シーバーの基準 ク ロ ッ ク ソ ー ス は、アプ リ ケーシ ョ ン に よ っ て異な り ます。レ シー バーの基準 ク ロ ッ ク ソ ースは、入力 さ れ る SDI ビ ッ ト レー ト と 正確に一致する必要がないため、 ロ ーカルのオシ レータ ー で対応で き ます。 一方、 GTX ト ラ ン ス ミ ッ タ ーの ラ イ ン レー ト は、 常に基準 ク ロ ッ ク 周波数の整数倍であ る ため、 ト ラ

X-Ref Target - Figure 2

図 2 : 7 シ リ ーズ GTX のク ワ ッ ド  コ ン フ ィ ギ ュ レーシ ョ ン TX RX CPLL QPLL TX RX CPLL TX RX CPLL TX RX CPLL REFCLK Distribution GTXE2_CHANNEL GTXE2_CHANNEL GTXE2_CHANNEL GTXE2_CHANNEL GTXE2_COMMON IBUFDS_GTE2 IBUFDS_GTE2 UG476_c1_02_071410

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現 ン ス ミ ッ タ ーの基準 ク ロ ッ ク 周波数は、 送信 さ れ る デー タ のデー タ レー ト と 正確な関係を持つ必要があ り ます。 ほ と ん ど の場合、 ト ラ ン ス ミ ッ タ ーの基準 ク ロ ッ ク はゲン ロ ッ ク PLL で生成 さ れ る ため、 ス タ ジオのビデオ基準信号か ら GTX ト ラ ン ス ミ ッ タ ー ラ イ ン レー ト を生成 し ます。 アプ リ ケーシ ョ ン ノ ー ト に含まれ る SDI パス スルー デモン ス ト レーシ ョ ン な ど の場合、 ト ラ ン ス ミ ッ タ ー ラ イ ン レー ト は、 SDI 信号を受信 し てい る GTX レ シーバーの リ カバ リ ク ロ ッ ク か ら 生成 さ れます。 その よ う な場合、 ト ラ ン ス ミ ッ タ ーの基準 ク ロ ッ ク と し て使用す る 前に、 外部 PLL で リ カバ リ ク ロ ッ ク のジ ッ タ ーを軽減す る 必要があ り ます。

6G‐SDI またはそれよ り 低速動作の PLL  コ ン フ ィ ギ ュ レーシ ョ ン

6G-SDI ま たはそれ よ り 低速 (12G-SDI ではない場合) のみを サポー ト す る アプ リ ケーシ ョ ン の場合、 一般的には QPLL に 1 つの基準 ク ロ ッ ク を供給 し 、 その QPLL を使用 し て ク ワ ッ ド 内のすべての GTX レ シーバーへ ク ロ ッ ク を供給 し ます。 レ シーバーは、 1 つの基準 ク ロ ッ ク 周波数で、 6G-SDI ま たはそれ よ り 低速モー ド のすべての レー ト を受信で き ます。 2 つ目 の基準 ク ロ ッ ク 周波数は、 ク ワ ッ ド 内のすべての CPLL へ供給 さ れます。 GTX ト ラ ン ス ミ ッ タ ーは、 TXSYSCLKSEL ポー ト を使用 し て、 QPLL と CPLL を動的に切 り 替え ます。 こ の コ ン フ ィ ギ ュ レーシ ョ ン を図 3 に示 し ます。 サポー ト さ れ る 最大レー ト が 6G-SDI の場合、 QPLL は範囲 1 で動作 し ます。 7 シ リ ーズ GTX ト ラ ン シーバーは、 QPLL が 範囲 1 で動作す る場合に ク ロ ッ ク ソ ース と し て QPLL を使用 し て、 3G-SDI お よ び HD-SDI を受信す る よ う に特性評価が 行われてい る ため、 QPLL が範囲 1 で動作する こ と は重要なポ イ ン ト です。

12G‐SDI 動作の PLL  コ ン フ ィ ギ ュ レーシ ョ ン

7 シ リ ーズ GTX ト ラ ン シーバーで 12G-SDI を サポー ト す る には、さ ら な る ク ロ ッ キ ン グ要件や ト ラ ン シーバー動作の制約 が生 じ ます。 こ れ ら の要件お よ び制約は次の と お り です。 • 12G-SDI で動作す る すべての RX お よ び TX では、 ク ロ ッ ク ソ ース と し て QPLL のみ使用で き 、 QPLL は範囲 2 で動 作す る 必要があ り ます。

X-Ref Target - Figure 3

図 3 : 12G‐SDI をサポー ト し ないア プ リ ケーシ ョ ンの一般的な PLL コ ン フ ィ ギ ュ レーシ ョ ン

0+]

,%8)'6B*7(

43//

0+]

,%8)'6B*7(

*7;(B&20021

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現 • 7 シ リ ーズ GTX の RX は、 範囲 2 で動作す る QPLL を使用 し て、 3G-SDI お よ び HD-SDI レー ト で特性評価 さ れてい ま せん。 QPLL が範囲 2 で動作す る 場合、 すべての GTX RX は 3G-SDI お よ び HD-SDI の ク ロ ッ ク ソ ース と し て CPLL を使用す る 必要があ り ます。 TX ユニ ッ ト は、 QPLL が範囲 2 で動作し てい る場合で も 、 こ れを使用し て 3G、 HD、 ま たは SD を送信で き ます。 • 12G-SDI ラ イ ン レー ト の場合、 GTX CDR の許容範囲はわずか ±200ppm です。 こ のため、 ク ワ ッ ド の ト ラ ン シーバー が 11.88Gb/s ラ イ ン レー ト の場合、 QPLL の基準 ク ロ ッ ク には 148.5MHz を使用す る 必要があ り 、 ま た ク ワ ッ ド の ト ラ ン シーバーが 11.88/1.001Gb/s ラ イ ン レー ト の場合は、 148.5/1.001MHz を基準 ク ロ ッ ク と し て使用す る 必要があ り ます。 • ク ワ ッ ド には QPLL が 1 つ し かないため、 同 じ ク ワ ッ ド 内で 11.88Gb/s と 11.88/1.001Gb/s の 12G-SDI ラ イ ン レー ト を 同時にサポー ト で き ません。 12G-SDI の ク ロ ッ キ ン グ制約に対応す る 方法はい く つかあ り ます。 こ れ ら の制約への対応が非常に困難な アプ リ ケーシ ョ ン には、 UltraScale Kintex デバ イ ス の使用を考慮 し て く だ さ い。 UltraScale Kintex デバ イ ス は、 各 GTH ク ワ ッ ド に 2 つの QPLL があ る ため、 同 じ ク ワ ッ ド 内で同時に 2 つの 12G-SDI レー ト を サポー ト で き ます。 一部のアプ リ ケーシ ョ ンでは、 一度に 1 つの 12G-SDI ラ イ ン レー ト のみ必要 と な り 、 2 つの 12G-SDI レー ト を動的に変更 す る 必要が あ り ま せん。 つ ま り 、 12G-SDI モー ド の場合、 ク ワ ッ ド 内のすべ て の ト ラ ン シ ーバーは 11.88Gb/s ま た は 11.88/1.001Gb/s のいずれかでのみ動作す る ため、 こ れ ら の 2 つの ラ イ ン レー ト を切 り 替え る 必要があ り ません。 こ のユー ス ケース の場合、 6G-SDI ま たはそれ よ り 低速モー ド で、 整数フ レーム レー ト と 分数フ レーム レー ト の任意の組み合わせ を含む、 あ ら ゆ る SDI ラ イ ン レー ト に対応で き ます。 こ の場合、図 4 に示す よ う に QPLL には 1 つの基準 ク ロ ッ ク 周波数が供給 さ れ ます (サポー ト さ れ る 12G-SDI ラ イ ン レー ト (11.88Gb/s の場合は 148.5MHz、 11.88/1.001Gb/s の場合は 148.5/1.001MHz) に基づいて 148.5MHz ま たは 148.5/1.001MHz のいずれか を指定可能)。 図に示す例の場合、 ク ワ ッ ド は 11.88Gb/s のみをサポー ト す る ため、 QPLL の基準 ク ロ ッ ク 周波 数は 148.5MHz と な り ます。 QPLL は、 11.88GHz では範囲 2 で動作 し 、 ク ワ ッ ド 内の各 ト ラ ン シーバーへ 5.94GHz ク ロ ッ ク を供給 し ます。 ( ト ラ ン シーバーは常に、 ラ イ ン レー ト の半分 と な る PLL か ら の ク ロ ッ ク を使用) 。 CPLL には、 も う 1 つの基準 ク ロ ッ ク 周波数 (QPLL に供給 さ れ る 周波数では な い方) が供給 さ れ ま す。 こ の例の場合、 CPLL には 148.5/1.001MHz の基準 ク ロ ッ ク が供給 さ れ、 2.97/1.001GHz で動作 し て各 ト ラ ン シーバーに ク ロ ッ ク を供給 し てい ます。 11.88Gb/s で動作 し てい る ク ワ ッ ド 内のすべての RX ま たは TX は、 シ リ アル ク ロ ッ ク ソ ー ス と し て QPLL ク ロ ッ ク を使 用 し 、 PLL 分周器の分周値を 1 に設定す る 必要が あ り ま す。 6G-SDI の場合、 分周値が適切 (CPLL を使用す る 場合は 1、 QPLL を使用す る 場合は 2) がであ る 限 り 、 RX は QPLL ま たは CPLL のいずれか を利用で き ます。 3G-SDI お よ びそれ よ り 低速の場合、 QPLL は範囲 2 であ る ため、 RX は CPLL を使用する必要があ り ます。 TX ユニ ッ ト は、 整数フ レーム レー ト の SDI ラ イ ン レー ト を送信する場合には QPLL を使用 し 、 整数以外のフ レーム レー ト の SDI ラ イ ン レー ト を送信する場 合には CPLL を使用 し ます。 こ のシナ リ オでの唯一の制約事項は、 11.88Gb/s 12G-SDI ラ イ ン レー ト のみサポー ト さ れてい る 点です。 基準 ク ロ ッ ク に基づいて与え ら れた 11.88/1.001Gb/s での送受信はで き ません。 QPLL に 148.5/1.001MHz 基準 ク ロ ッ ク が供給 さ れ、 CPLL に 148.5MHz 基準 ク ロ ッ ク が供給 さ れてい る 場合、 こ のユー ス ケー ス では 11.88Gb/s ラ イ ン レー ト ではな く 11.88/1.001Gb/s ラ イ ン レー ト がサポー ト さ れ ま す。 それ よ り 低速な ラ イ ン レー ト はすべてサポー ト さ れます。

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現 2 つの 12G-SDI ラ イ ン レー ト を動的に切 り 替え る 必要があ る 場合は多少複雑にな り ます。 レー ト を動的に切 り 替え る こ と は可能ですが、 さ ま ざ ま な影響を も た ら し ます。 2 つの 12G-SDI ラ イ ン レー ト の動的切 り 替え を サポー ト す る には、 QPLL の基準 ク ロ ッ ク が 148.5MHz と 148.5/1.001MHz 間で動的に切 り 替え ら れ る 必要があ り ます。QPLL の基準 ク ロ ッ ク 周波数が動的に切 り 替え ら れ る たびに、QPLL は リ セ ッ ト が必要です。 いずれの時点において も 、 ク ワ ッ ド 全体でサポー ト さ れ る 1 つの 12G-SDI ラ イ ン レー ト は、 QPLL に供給 さ れ る 基準 ク ロ ッ ク に よ っ て決定 さ れ ます。 つま り 、 ク ワ ッ ド 全体を 11.88Gb/s ま たは 11.88/1.001Gb/s のいずれかに切 り 替え る こ と がで き ますが、 12G-SDI モー ド で動作す る ク ワ ッ ド 内のすべての ト ラ ン シーバーは、 QPLL の基準 ク ロ ッ ク 周 波数で決定 さ れた 12G-SDI ラ イ ン レー ト で常に動作し ます。 同 じ ク ワ ッ ド 内の一部のユニ ッ ト を 11.88Gb/s で動作し 、 そ の他のユニ ッ ト を 11.88/1.001Gb/s で動作 さ せ る こ と はで き ません。 当然、 異な る 12G-SDI ラ イ ン レー ト で動作す る 異な る GTX を備え る こ と は可能ですが、12G-SDI モー ド の場合、同 じ ク ワ ッ ド 内にあ るすべての ト ラ ン シーバーは同 じ ラ イ ン レー ト で動作す る 必要があ り ます。 6G-SDI の場合にシ リ アル ク ロ ッ ク ソ ー ス と し て QPLL を使用 し てい る すべての RX ユニ ッ ト は、 QPLL の基準 ク ロ ッ ク 周波数が動的に切 り 替え ら れて リ セ ッ ト が生 じ る と 混乱 し ます。シ リ アル ク ロ ッ ク ソ ース と し て QPLL を使用 し てい る ク ワ ッ ド 内のすべての TX ユニ ッ ト は、 QPLL が リ セ ッ ト さ れ る と 混乱する だけでな く 、 QPLL の基準 ク ロ ッ ク 周波数が変更 さ れた こ と に よ っ て、 ラ イ ン レー ト に 1000ppm の誤差が生 じ ます。 こ のため、 ほ と ん ど のアプ リ ケーシ ョ ン では、 2 つの 12G-SDI ラ イ ン レー ト の動的切 り 替え をサポー ト する こ と が困難で す。 こ のアプ リ ケーシ ョ ンの場合、 同 じ GTX ク ワ ッ ド 内で同時に 2 つの 12G-SDI ラ イ ン レー ト で動作する こ と は不可能 です。 ま た、 2 つの 12G-SDI ラ イ ン レー ト 間を切 り 替え る と 、 その と き に QPLL を使用 し てい る ク ワ ッ ド 内のすべての ト ラ ン シーバーに影響を及ぼ し ます。 2 つの 12G-SDI ラ イ ン レー ト を動的に切 り 替え る こ と が可能にな る ユース ケー ス がい く つかあ り ます。その 1 つを図 5 に 示 し ます。 こ の場合、 各 ト ラ ン シーバーが一方向のみ (レ シーバーま たは ト ラ ン ス ミ ッ タ ー ) と し て使用 さ れてい ます。 図 中の上位 2 つの ト ラ ン シーバーは RX 専用で、 下位 2 つの ト ラ ン シーバーは TX 専用です。 6G-SDI ラ イ ン レー ト およ びそ れ よ り 低速で動作 し てい る 場合、 各 RX ま たは TX は常に CPLL を使用し ます。 必要に応 じ て、 CPLL は CPLLREFCLKSEL ポー ト を使用 し て 2 つの基準 ク ロ ッ ク を動的に切 り 替え ます。 12G-SDI ラ イ ン レー ト で動作する すべての RX ま たは TX ユニ ッ ト は、 ク ロ ッ ク ソ ース と し て QPLL を使用する必要があ り ます。 QPLL は、 必要に応 じ て 2 つの基準 ク ロ ッ ク 周波 数を動的に切 り 替え可能です。 ただ し 、 QPLL の基準 ク ロ ッ ク 周波数が動的に切 り 替わ る と 同時に、 その と き に 12G-SDI

X-Ref Target - Figure 4

図 4 : 1 つの 12G‐SDI ラ イ ン レー ト をサポー ト する アプ リ ケーシ ョ ンの PLL コ ン フ ィ ギ ュ レーシ ョ ン

0+]

,%8)'6B*7(

43//

0+]

,%8)'6B*7(

*7;(B&20021

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

5;6<6&/.6(/

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

5;6<6&/.6(/

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

5;6<6&/.6(/

*7;(B&+$11(/

5;

7;

½

½

7;6<6&/.6(/

5;5$7(

7;5$7(

&3//

5;6<6&/.6(/

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現 モー ド で動作 し てい る すべてのユニ ッ ト が 2 つの 12G-SDI ラ イ ン レー ト 間で切 り 替え ら れます。 ク ワ ッ ド 内の RX ユニ ッ ト と TX ユニ ッ ト のいかな る組み合わせで も 、 こ の方法でサポー ト さ れます (2 つの RX と 2 つの TX でな く て も 良い)。 各 ト ラ ン シーバーを RX 専用ま たは TX 専用 と し て制限す る 理由は、 CPLL の利用を容易にす る ためです。 CPLL は、 RX と TX の両方で必要なため、 CPLL を共有する こ と は少なか ら ず困難です。 TX の ラ イ ン レー ト を変更する ために CPLL が 基準 ク ロ ッ ク ソ ース を動的に切 り 替え る と 、 その と き にア ク テ ィ ブ状態で CPLL か ら の ク ロ ッ ク を使用 し ていた RX の動 作が一時的に中断 さ れます。 ただ し 、 CPLL が 2 つの基準 ク ロ ッ ク 周波数を動的に切 り 替え る こ と に よ っ て RX と TX の両 方が こ の よ う な影響を受け る こ と を問題視 し ないアプ リ ケーシ ョ ンでは、 1 つの ト ラ ン シーバーを使用 し て同時に送信お よ び受信で き ます。

リ セ ッ ト

GTH ト ラ ン シーバーには、 『7 シ リ ーズ FPGA GTX/GTH ト ラ ン シーバー ユーザー ガ イ ド 』 [参照 15] で説明 さ れてい る と お り 、 非常に特殊な リ セ ッ ト 要件があ り ます。 GTX ト ラ ン シーバーでは、 PLL の リ セ ッ ト 、 GTX ト ラ シーバーの リ セ ッ ト (gttxreset および gtrxreset)、 txdata/rxdata ポー ト 幅な ど一部の GTX ト ラ ン シーバー ポー ト の動的変更、 およ び DRP を使 用す る GTX ト ラ ン シーバーの動的変更において注意が必要です。 こ れ ら の イ ベン ト をすべて適切に調整し なければ、GTX ト ラ ン シーバーが正 し く 機能 し ません。 つま り 、 FPGA を リ コ ン フ ィ ギ ュ レーシ ョ ンする こ と で し か回復で き ない状態に な る 可能性があ り ます。 こ のアプ リ ケーシ ョ ン ノ ー ト で提供す る 制御モジ ュ ールは、 GTX ト ラ ン シーバーが確実かつ適 切に動作す る よ う こ れ ら の要件をすべて満た し ます。 ユーザー アプ リ ケーシ ョ ン が GTX 入力の gttxreset お よ び gtrxreset を直接制御す る こ と はあ り ま せん。 GTX ト ラ ン シー バーを確実に正常動作 さ せ る には、 GTX ト ラ ン シーバー入力を SDI 制御モジ ュールのみで制御 し ます。 ユーザー アプ リ ケーシ ョ ンは、 こ の制御モジ ュ ールの さ ま ざ ま な リ セ ッ ト 入力を使用 し て、 GTX の リ セ ッ ト を要求で き ます。 こ れ ら の リ セ ッ ト 要求は、動作を干渉 し ない よ う に GTX のその他の動作 と 連携 し て、次の適切な タ イ ミ ン グで制御モジ ュールに よ っ て実行 さ れます。

X-Ref Target - Figure 5

図 5 : 12G‐SDI レー ト の動的切 り 替え をサポー ト する場合の PLL コ ン フ ィ ギ ュ レーシ ョ ンの例

7;

½

&3//5()&/.6(/

*7;(B&+$11(/

7;6<6&/.6(/

&3//

7;5$7(

7;

½

&3//5()&/.6(/

*7;(B&+$11(/

7;6<6&/.6(/

&3//

7;5$7(

5;

&3//5()&/.6(/

*7;(B&+$11(/

5;6<6&/.6(/

&3//

5;

½

5;5$7(

&3//5()&/.6(/

0+]

,%8)'6B*7(

43//

0+]

,%8)'6B*7(

*7;(B&20021

_{*7;(B&+$11(/}

5;6<6&/.6(/

&3//

5;5$7(

43//5()&/.6(/

½

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現

PLL の コ ン フ ィ ギ ュ レーシ ョ ン と 制御

GT Wizard は、 GTX ラ ッ パー サンプル デザ イ ン を生成す る と き に、 GTX コ モ ン ラ ッ パー も 生成 し ます。 こ の GT Wizard は、 GTX Wizard に入力 さ れたパ ラ メ ータ ーに基づいて GTX コ モン モジ ュールの QPLL を設定し ます。 サポー ト さ れ る最 大 ラ イ ン レー ト が 6G-SDI の場合、 QPLL は範囲 1 で動作する よ う に設定 さ れます。 サポー ト さ れ る最大 ラ イ ン レー ト が 12G-SDI の場合、 QPLL は範囲 2 で 動作す る よ う に 設定 さ れ ま す。 GTX を 適切に制御す る に は、 QPLL の動作範囲 を UHD-SDI に伝え る 必要があ る ため、 こ の設定は非常に重要です。 UHD-SDI ラ ッ パーには、PLL の コ ン フ ィ ギ ュ レーシ ョ ンや選択 と 関連 し てい る RX お よ び TX 用のポー ト が複数あ り ます。 TX 部のポー ト は次の と お り です。 • tx_pll_select_in : こ のポー ト は、 GTX TX のシ リ アル ク ロ ッ ク ソ ー ス と し て使用す る PLL を選択 し ます。 TX ク ロ ッ ク ソ ー ス は、 こ の ポ ー ト で 動 的 に 変 更 で き ま す。 tx_pll_select_in が 変更 さ れ る と 、 UHD-SDI ラ ッ パ ー は GTX の TXSYSCLKSEL を変更 し て、 選択 さ れてい る PLL を変更 し ます。 その後、 UHD-SDI ラ ッ パーは GTX TX を リ セ ッ ト し ます。 tx_pll_select_in の値で選択 さ れた PLL は固定ではな く 、 tx_pll_type_in ポー ト で制御 さ れます。

• tx_pll_type_in : こ のポー ト の ビ ッ ト 0 は、 tx_pll_select_in が Low の場合に使用 さ れ る PLL を示 し ます。 こ のポー ト の ビ ッ ト 1 は、 tx_pll_select_in が High の場合に使用 さ れ る PLL を示 し ま す。 tx_pll_type_in ビ ッ ト が Low の場合には CPLL が選択 さ れ、 tx_pll_type_in ビ ッ ト が High の場合には QPLL が選択 さ れ ます。 そ こ で、 た と えば tx_pll_select_in が Low の場合に CPLL を使用し 、tx_pll_select_in が High の場合に QPLL を使用する アプ リ ケーシ ョ ンについて考え ま す。 ア プ リ ケーシ ョ ン は、 tx_pll_type_in ポー ト の値を 2'b10 にハー ド 接続 し 、 tx_pll_select_in が Low の場合に CPLL の使用を指定 し 、 tx_pll_select_in が High の場合に QPLL の使用を指定 し ます。 通常、 tx_pll_type_in ポー ト は、 ビ ッ ト をハー ド 接続す る こ と で固定値に設定 さ れますが、 SDI 制御ロ ジ ッ ク が tx_pll_type_in ポー ト の動的変更をサポー ト し てい る ため、 変更 も 可能です。

• tx_pll_range_in : こ のポー ト の ビ ッ ト 0 は、 tx_pll_select_in が Low の場合での TX PLL の動作範囲 (0 = 範囲 1、 1 = 範囲 2) を指定 し ます。 ビ ッ ト 1 は、 tx_pll_select_in が High の場合での TX PLL の動作範囲を指定 し ます。 CPLL の動作範 囲は常に 1 と な り ます。 た と えば、 QPLL が範囲 2 で使用 さ れ る場合、 tx_pll_select_in が High の と き に QPLL が選択 さ れ、 tx_pll_select_in が Low の と き に CPLL が選択 さ れ る状況を考え ます。 UHD-SDI ラ ッ パーの tx_pll_range_in ポー ト には、 2'b10 の値が適用 さ れ る必要があ り ます。 tx_pll_select_in が Low の場合には CPLL が選択 さ れ る ため、 ビ ッ ト 0 は Low にな り 、 CPLL の動作範囲は常に範囲 1 と な り ます。 tx_pll_select_in が High の場合には QPLL が選択 さ れ る ため、 ビ ッ ト 1 は High にな り 、 こ の例では QPLL が範囲 2 に設定 さ れてい ます。

UHD-SDI ラ ッ パ ー に は、 こ こ で 説 明 し た 同 様 の ポ ー ト が RX 用 と し て 含 ま れ て い ま す。 こ れ ら の ポ ー ト と は、 rx_pll_select_in、 rx_pll_type_in、 お よ び rx_pll_range_in で す。 こ れ ら は TX ポ ー ト と 同 様 に 動 作 し ま す が、 GTX の RXSYSCLKSEL ポー ト と RX PLL 分周器を制御 し て、 TX 部の代わ り に RX 部で動作 し ます。

UHD-SDI ラ ッ パーには 2 つの PLL リ セ ッ ト 出力 (rx_pll_reset_out お よ び tx_pll_reset_out) があ り ます。こ れ ら は SDI 制御 ロ ジ ッ ク で生成 さ れて、 QPLL と CPLL を リ セ ッ ト し ます。 こ れ ら の リ セ ッ ト 出力は、 SDI 制御ロ ジ ッ ク で実行 さ れ る GTX の 電 源 投 入 初 期 化 シ ー ケ ン ス 中 に 自 動 的 に ア サ ー ト さ れ、 ま た UHD-SDI ラ ッ パ ー の tx_gtx_full_reset_in お よ び rx_gtx_full_reset_in ポー ト のアサー ト で開始 さ れ る GTX TX お よ び RX リ セ ッ ト シーケ ン ス 中に も 自動的にアサー ト さ れ ます。 各アプ リ ケーシ ョ ンの コ ン フ ィ ギ ュ レーシ ョ ンや要件に基づいて、 rx_pll_reset_out および tx_pll_rest_out ポー ト を適 切な PLL リ セ ッ ト 入力に接続 し ます。

UHD-SDI ラ ッ パーには cpllreset_in 入力があ り 、 こ の入力は CPLL を リ セ ッ ト す る ための rx_pll_reset_out、 tx_pll_reset_out、 ま たは こ れ ら 2 つの論理的組み合わせで駆動す る 必要があ り ます。 GTX コ モ ン ラ ッ パーには qpllreset_in ポー ト があ り 、 こ れは GTX コ モン と 同じ ク ワ ッ ド 内にあ る 1 つま たは複数の UHD-SDI ラ ッ パーの rx_pll_reset_out ま たは tx_pll_reset_out ( ま たは、 こ れ ら の組み合わせ) で駆動す る 必要が あ り ま す。 通常、 各 ク ワ ッ ド の 1 つの UHD-SDI ラ ッ パーが QPLL マ ス タ ー と し て指定 さ れ、 その ク ワ ッ ド 内の QPLL を リ セ ッ ト する機能を備え ます。

た と えば、 GTX ク ワ ッ ド 内の 4 つすべての ト ラ ン シーバーが SDI に使用 さ れ る場合を考え ます。 RX ユニ ッ ト は QPLL の みを使用 し 、TX ユニ ッ ト は QPLL と CPLL を動的に切 り 替え ます (コ ン フ ィ ギ ュ レーシ ョ ンは図 3 を参照)。 こ の コ ン フ ィ ギ ュ レーシ ョ ン では、 次の よ う な リ セ ッ ト 接続を使用で き ます。 各 UHD-SDI ラ ッ パーの tx_pll_reset_out ポー ト は、 同 じ UHD-SDI ラ ッ パーの cpllreset_in ポー ト へ接続 さ れ ま す。 いずれか 1 つの UHD-SDI ラ ッ パーの rx_pll_reset_out ポー ト が GTX コ モ ン の qpllreset_in ポー ト へ接続 さ れ、 その UHD-SDI ラ ッ パーが QPLL マ ス タ ー と し て見な さ れて QPLL の リ セ ッ ト 機能を備え ます。GTX コ モンの qplllock_out ポー ト は、 その ク ワ ッ ド 内のすべての UHD-SDI ラ ッ パーの qplllock_in ポー ト へ接続す る 必要があ り ます。 UHD-SDI ラ ッ パーの cplllock_out ポー ト は、 ス テー タ ス を示す こ と のみが目的のため、 シ ス テ ムの動作に関わ る 接続は不要です。

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現

GTX  ト ラ ン シーバーの初期化シーケ ン ス

FPGA コ ン フ ィ ギ ュ レーシ ョ ン直後、 SDI 制御モジ ュ ールが GTX ト ラ ン シーバーの QPLL、 CPLL、 お よ び RX 部 と TX 部 の初期化シーケ ン ス を実行 し ます。 制御モジ ュ ールには、 RX と TX 用の独立 し た コ ン ト ロ ー ラ ーがあ り ます。 こ れ ら の コ ン ト ロ ー ラ ーは次の初期化シーケ ン ス を実行 し ます。 こ こ で説明す る シーケ ン スは RX についてです。TX の初期化シーケ ン ス も 同 じ ですが、 RX ポー ト の代わ り に TX ポー ト を使用 し ます。 1. FPGA コ ン フ ィ ギ ュ レーシ ョ ン後に 500ns 以上待機 し た ら 、 PLL リ セ ッ ト 信号 と gtrxreset信号を アサー ト し ます。 2. rx_refclk_stable 入力がアサー ト さ れ る ま で待機 し 、 PLL リ セ ッ ト 信号を ネゲー ト し ます。 3. PLL ロ ッ ク 信号がアサー ト さ れ る ま で待機 し 、 gtrxreset 信号を ネゲー ト し ます。 4. rxresetdone 信号がアサー ト さ れ る ま で待機 し 、 初期化シーケ ン ス が完了 し た こ と を示 し ます。

GTX の txuserrdy 入力お よ び rxuserrdy 入力は適切に制御す る 必要があ り ます。 こ れ ら の信号は共に SDI ラ ッ パーに よ っ て 生成 さ れ ます。 SDI ラ ッ パーは、 gttxreset がネゲー ト さ れ る と txuserrdy を アサー ト し ます。 同様に、 gtrxreset がネゲー ト さ れ る と 、 rxuserrdy を アサー ト し ます。 条件が満た さ れ る ま で初期化シーケ ン ス が待機 し てい る、 ス テ ッ プ 2、 ス テ ッ プ 3、 お よ びス テ ッ プ 4 では、 タ イ ム ア ウ ト カ ウ ン タ ーが動作 し てい ます。 待機条件が満た さ れ る 前に タ イ ム ア ウ ト カ ウ ン タ ーが終了す る と 、 ス テー ト マシ ンが タ イ ム ア ウ ト ス テー ト に遷移 し 、 リ ト ラ イ カ ウ ン タ ーを イ ン ク リ メ ン ト し てか ら 初期化シーケ ン ス に戻 り 、 シーケ ン ス を再開 し ます。 タ イ ム ア ウ ト が多数発生 し た こ と が原因で リ ト ラ イ カ ウ ン タ ーが最 大カ ウ ン ト に達す る と 、初期化シーケ ン ス にエ ラ ーが発生 し 、 ス テー ト マシ ンがエ ラ ー ス テー ト に遷移 し て初期化シーケ ン ス のエ ラ ーを示 し ます。

PLL  リ セ ッ ト

FPGA コ ン フ ィ ギ ュ レ ーシ ョ ン後に SDI 制御モジ ュ ールに よ っ て実行 さ れ る 初期化シーケ ン ス での リ セ ッ ト だけで な く 、 PLL へ供給 さ れ る 基準 ク ロ ッ ク 周波数が変更 さ れた場合や割 り 込みが発生 し た場合には、その QPLL ま たは PLL を リ セ ッ ト す る 必要があ り ます。 こ の リ セ ッ ト は、 対象 と な る PLL を基準 ク ロ ッ ク に対 し て強制的に再度ロ ッ ク する目的で必要で す。 PLL リ セ ッ ト を実行する ため、 GTX コ モン ラ ッ パーの qpllreset 入力 と UHD-SDI ラ ッ パーの cpllreset_in 入力が SDI 制 御モジ ュ ールに よ っ て制御 さ れます。 ユーザー アプ リ ケーシ ョ ンは PLL の リ セ ッ ト 信号を直接アサー ト で き ません。 SDI 制御モジ ュ ールが常に PLL の リ セ ッ ト 信号を制御 し ますが、PLL の リ セ ッ ト が必要な タ イ ミ ン グは、ユーザー アプ リ ケー シ ョ ン で指定 さ れ ます。 PLL の リ セ ッ ト が必要な場合には、 PLL お よ び PLL か ら 供給 さ れ る シ リ アル ク ロ ッ ク を使用 し てい る すべての GTX RX および TX ユニ ッ ト を SDI 制御モジ ュールが リ セ ッ ト する よ う に、 アプ リ ケーシ ョ ンが要求する 必要があ り ます。 UHD-SDI ラ ッ パーには、 rx_pllreset_out 出力 と tx_pllreset_out 出力があ り ます。 こ れ ら の出力を使用 し て、 GTX コ モ ン ラ ッ パーの qpllreset 入力お よ び UHD-SDI ラ ッ パーの cpllreset_in 入力を制御 し ます。 PLL が 1 つの RX ユニ ッ

ト ま たは TX ユニ ッ ト のいずれかのみで使用 さ れ る場合は、 UHD-SDI ラ ッ パーの適切な rx_pllreset ま たは tx_pllreset 出力 を適切な PLL リ セ ッ ト 入力ポー ト へ接続する だけで単純です。 し か し 、 PLL が複数の RX/TX ユニ ッ ト へシ リ アル ク ロ ッ ク を供給す る 場合は少 し 複雑にな り 、 PLL の リ セ ッ ト 信号がどの よ う に接続およ び制御 さ れてい る かを考慮する必要があ り ます。

UHD-SDI ラ ッ パーには、 完全な リ セ ッ ト の GTX RX (rx_gtx_full_reset_in) お よ び GTX TX (tx_gtx_full_reset_in) を要求す る ためにアプ リ ケーシ ョ ンが使用す る 2 つの入力があ り ます。 こ れ ら の入力のいずれかを アサー ト する と 、 制御モジ ュール の適切な コ ン ト ロ ー ラ ーが GTX の RX 部ま たは TX 部の完全な初期化シーケ ン ス を実行 し ます (関連する PLL の リ セ ッ ト を含む)。 PLL が使用する基準 ク ロ ッ ク に割 り 込みが発生 し た り 、 変更が加え ら れた場合は常に こ れ ら の初期化シーケ ン ス が実行 さ れ る よ う 、 ユーザー アプ リ ケーシ ョ ンで rx_gtx_full_reset_in 入力およ び tx_gtx_full_reset_in入力を正 し く 制御する 必要があ り ます。 制御モジ ュ ールへの rx_refclk_stable_in お よ び tx_refclk_stable_in 入力が正 し く 制御 さ れ る か ど う かはユーザー アプ リ ケー シ ョ ンが担い ます。 こ れ ら の入力信号は、 PLL への基準 ク ロ ッ ク が安定 し てい る場合にのみアサー ト し なければな り ませ ん。 すでに説明 し た と お り 、 こ れ ら の入力が PLL リ セ ッ ト のネゲー ト 前にアサー ト さ れ る ま で、 初期化シーケ ン スは待機 し ます。 rx_refclk_stable_in 入力ま たは tx_refclk_stable_in 入力の Low 駆動が、 対象 と な る PLL の リ セ ッ ト を開始する わけ ではあ り ません。制御モジ ュ ールへの rx_gtx_full_reset_in 入力およ び tx_gtx_full_reset_in 入力がアサー ト さ れ る こ と に よ っ てのみ、 PLL リ セ ッ ト は開始 し ます。 rx_refclk_stable_in 入力お よ び tx_refclk_stable_in 入力は、 rx_gtx_full_reset_in ま たは tx_gtx_full_reset_in がアサー ト さ れて リ セ ッ ト シーケ ン ス が開始 さ れた後に、 リ セ ッ ト シーケ ン ス の完了を遅 ら せ る ため だけに使用 さ れます。

GTX TX の リ セ ッ ト

GTX ト ラ ン シーバーの TX 部の リ セ ッ ト が必要 と な る 状況は次の 3 つです。 • GTX TX へシ リ アル ク ロ ッ ク を供給す る PLL が リ セ ッ ト さ れ る 場合は、 必ず gttxreset ポー ト を使用 し て TX 部を リ セ ッ ト し ます。 こ の リ セ ッ ト は、 SDI 制御モジ ュールに よ る FPGA コ ン フ ィ ギ ュ レーシ ョ ン後、 およ びユーザー アプ

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現

リ ケーシ ョ ン で SDI ラ ッ パーへの tx_gtx_full_reset_in がアサー ト さ れ る たびに自動的に実行 さ れ、 こ の結果、 PLL お よ び GTX TX の両方が リ セ ッ ト さ れます。

• SDI 制御 ロ ジ ッ ク は、 txsysclksel ポー ト が動的に変更 さ れ る たびに、 gttxreset 入力を使用 し て GTX TX を自動的に リ セ ッ ト し ます。 txsysclksel ポー ト は、 GTX TX のシ リ アル ク ロ ッ ク する ために使用 さ れます。 各 GTX ト ラ ン シーバー は、 固有の txsysclksel ポー ト を備えてお り 、 2 つの PLL のシ リ アル ク ロ ッ ク ソ ース を個別に切 り 替え る こ と がで き ま す。 txsyclksel ポー ト はアプ リ ケーシ ョ ンで直接制御で き ません。 SDI 制御モジ ュールが、 tx_pll_select_in 入力の変更 を受けて GTX ト ラ ン シーバーの txsysclksel ポー ト を動的に変更 し ます。 制御モジ ュールは、 tx_pll_select_in 入力への 変更を検出す る と まず gttxreset 信号を アサー ト し 、 その後 txsysclksel を変更 し てか ら gttxreset を ネゲー ト し ます。 こ のシーケ ン ス は、 GTX ト ラ ン シーバーが txresetdone 出力のアサー ト で完了 し ます。 こ の時点で SDI 制御モジ ュ ール は、 tx_change_done_out 出力を アサー ト し て txsysclksel が変更 さ れた こ と を示 し ます。

• SDI 制御 ロ ジ ッ ク は、 tx_mode_in 入力ポー ト の変更を受け て、 DRP を介 し て SDI 制御 ロ ジ ッ ク に よ っ て GTX TX の PLL 分周器が変更 さ れ る たびに、 gttxreset ポー ト を使用 し て GTX TX を自動的に リ セ ッ ト し ます。 txsysclksel ポー ト の 変更 と 同様に、 SDI 制御ロ ジ ッ ク は、 tx_change_done_out 出力で こ の リ セ ッ ト の完了を示 し ます。

UHD-SDI ラ ッ パーには TX 部の リ セ ッ ト 入力が 3 つあ り ます。

• tx_rst_in : High にアサー ト さ れ る と 、 UHD-SDI コ アにあ る SDI TX デー タ パ ス を リ セ ッ ト し ます。 GTX の リ セ ッ ト を 実行す る わけではあ り ません。

• tx_gtx_full_rest_in : High にアサー ト さ れ る と 、 TX に関連す る PLL を リ セ ッ ト し てか ら 、 GTX ト ラ ン シーバーの TX 部 (gttxreset) を リ セ ッ ト し ます。 2 つの リ セ ッ ト の こ の よ う なシーケ ン ス に よ り 、 PLL リ セ ッ ト が完了 し て PLL が基 準 ク ロ ッ ク に ロ ッ ク さ れ る ま で gttxreset は完了 し ません。

• tx_gtx_reset_in : High にアサー ト さ れ る と 、 GTX ト ラ ン シーバーの TX 部 (gttxreset) のみを リ セ ッ ト し ます。 gttxreset シーケ ン ス の開始時に PLL が ロ ッ ク さ れていない場合、PLL が ロ ッ ク さ れ る ま で gttxrest シーケ ン スは完了 し ません。

GTX RX の リ セ ッ ト

TX 部 と 同様に、 ユーザー アプ リ ケーシ ョ ン では、 こ のセ ク シ ョ ン で説明 し たすべての RX リ セ ッ ト と 動的変更動作が互 いに干渉 し ない よ う に SDI 制御モジ ュールに よ っ て慎重に調整 さ れます。 GTX RX 部の リ セ ッ ト が必要 と な る 状況は次の と お り です。 • GTX RX へシ リ アル ク ロ ッ ク を供給す る PLL が リ セ ッ ト さ れ る 場合は、 必ず gtrxreset ポー ト を使用 し て RX 部を リ セ ッ ト し ます。 こ の リ セ ッ ト は、 SDI 制御モジ ュールに よ る FPGA コ ン フ ィ ギ ュ レーシ ョ ン後、 およ びユーザー アプ リ ケーシ ョ ン で SDI ラ ッ パーへの rx_gtx_full_reset_in がアサー ト さ れ る たびに自動的に実行 さ れ、 こ の結果、 PLL お よ び GTX RX の両方が リ セ ッ ト さ れます。 • SDI モー ド (SD、 HD、 3G、 6G、 お よ び 12G-SDI) が変わ る と 、 GTX の入力ポー ト 、 さ ら に DRP を介 し て属性設定を 変更す る 必要があ り ます。 SDI 制御ロ ジ ッ ク が、 RX SDI モー ド が変更 さ れ る たびに、 自動的に こ れ ら の変更を行いま す。 SDI 制御ロ ジ ッ ク は、 必要な変更をすべて完了 し た後、 GTX の gtrxrest ポー ト を使用 し て GTX RX 部を リ セ ッ ト し ます。 UHD-SDI ラ ッ パーには、 RX 部の リ セ ッ ト 入力が 3 つあ り ます。

• rx_rst_in : High にアサー ト さ れ る と 、 UHD-SDI コ アにあ る SDI RX デー タ パ ス を リ セ ッ ト し ます。 GTX の リ セ ッ ト を 実行す る わけではあ り ません。

• rx_gtx_full_rest_in : High にアサー ト さ れ る と 、 RX に関連す る PLL を リ セ ッ ト し てか ら 、 GTX ト ラ ン シーバーの RX 部 (gtrxreset) を リ セ ッ ト し ます。 2 つの リ セ ッ ト の こ の よ う なシーケ ン ス に よ り 、 PLL リ セ ッ ト が完了 し て PLL が基 準 ク ロ ッ ク に ロ ッ ク さ れ る ま で gtrxreset は完了 し ません。

• rx_gtx_reset_in : High に ア サー ト さ れ る と 、 GTX ト ラ ン シーバーの RX 部 (gtrxreset) のみ を リ セ ッ ト し ま す。 gtrxreset シーケ ン ス の開始時に PLL が ロ ッ ク さ れていない場合、PLL が ロ ッ ク さ れ る ま で gtrxreset シーケ ン ス は完 了 し ま せん。

SDI 電気的イ ン タ ー フ ェ イ ス

GTX ト ラ ン シーバーか ら /GTX ト ラ ン シーバーへ送信 さ れ る シ リ アル信号 を SDI の電気的規格へ変換す る には、 外部に SDI ケーブル イ コ ラ イ ザー と ケーブル ド ラ イ バーが必要です。 外部 SDI ケーブル イ コ ラ イ ザーを使用し 、 シ ン グルエン ド の 75 SDI 信号を GTX ト ラ ン シーバーのレ シーバー入力信号 要件に対応す る 50 差動信号へ変換する必要があ り ます。 複数の メ ーカーが、 それぞれに適切な SDI ケーブル イ コ ラ イ

7 シ リ ーズ GTX  ト ラ ン シーバーを使用 し て SDI イ ン タ ー フ ェ イ ス を実現 ザーを提供 し てい ます。 こ れ ら のケーブル イ コ ラ イ ザーの差動出力は通常、 AC カ ッ プ リ ン グ を用いて GTX レ シーバー入 力信号 と 接続す る 必要があ り ます。図 6 に、 標準的な SDI ケーブル イ コ ラ イ ザー と GTX レ シーバーの イ ン タ ーフ ェ イ ス 例を示 し ます。 通常、 12G-SDI ケーブル イ コ ラ イ ザーには リ ク ロ ッ カーが内蔵 さ れてい ますが、 GTX への電気的 イ ン タ ー フ ェ イ ス要件は変更 さ れません。 重要_{: 外部 SDI ケーブル イ コ ラ イザー と GTX RX のシ リ アル入力間の AC カ ッ プ リ ン グ キ ャパシ タ の電気容量値は、 SDI} パ ソ ロ ジ カル信号を減衰 さ せ る こ と な く 渡すのに十分な大 き さ が必要です。 少な く と も 1.0F 以上の AC カ ッ プ リ ン グ キ ャ パシ タ が必要で、 推奨値は 4.7F です。 一部の最新世代 SDI ケーブル イ コ ラ イ ザーでは、 従来の 800mV 差動振幅で はな く 、 600mV 差動振幅レベルが出力のデフ ォル ト 設定 と な っ てい ます。 600mV 差動振幅の イ コ ラ イ ザーを使用する と 、 4.7F キ ャ パシ タ では SD-SDI での信号減衰を防 ぐ のに十分ではない可能性が あ り ます。 ケーブル イ コ ラ イ ザーの差動振 幅は 800mV に設定する こ と を推奨 し ています。 GTX RX の差動入力には、 ビル ト イ ン の差動終端があ り ます。 『7 シ リ ーズ FPGA GTX/GTH ト ラ ン シーバー ユーザー ガ イ ド 』 [参照 15] で説明 し てい る と お り 、 SDI アプ リ ケーシ ョ ン の GTX RX 入力の RX 終端使用モー ド は 3 が推奨 さ れてい ま す。 SDI アプ リ ケーシ ョ ンの場合、 GTX の内部プ ロ グ ラ ム可能な終端電圧は 800mV に設定 し ます。 図 6 について説明 し ます。 1. SDI ケーブル イ コ ラ イ ザー と BNC コ ネ ク タ 間のネ ッ ト ワ ー ク に関 し ては、 SDI ケーブル イ コ ラ イ ザーの メ ーカーが 提供す る 資料を参照 し て く だ さ い。 同様に、 GTX ト ラ ン ス ミ ッ ターの差動シ リ アル出力は、 SDI ケーブル ド ラ イ バーの入力へ接続 し 、 通常は AC カ ッ プ リ ン グ を用いて接続 し ます (図 7 参照)。 ケーブル ド ラ イ バーは、 電気的特性が SDI 仕様を満たす よ う に、 GTX ト ラ ン ス ミ ッ タ ーか ら の差動信号を シ ン グルエン ド 信号へ変換 し ます。 重要 : GTX TX シ リ アル出力 と SDI ケーブル ド ラ イ バーの入力間の AC カ ッ プ リ ン グ キ ャ パシ タ の電気容量値は、 SDI パ ソ ロ ジ カル信号を減衰 さ せ る こ と な く 渡すのに十分な大 き さ が必要です。 少な く と も 1.0F 以上の AC カ ッ プ リ ン グ キ ャ パシ タ が必要で、 推奨値は 4.7F です。 図 7 について説明 し ます。 1. SDI ケーブル ド ラ イ バー と BNC コ ネ ク タ 間のネ ッ ト ワ ー ク に関 し ては、 SDI ケーブル ド ラ イ バーの メ ーカーが提供 す る 資料を参照 し て く だ さ い。

X-Ref Target - Figure 6

図 6 : SDI ケーブル イ コ ラ イザー と  GTX レ シーバー入力のイ ン タ ー フ ェ イ ス

X-Ref Target - Figure 7

図 7 : SDI ケーブル  ド ラ イバー と  GTX  ト ラ ン ス ミ ッ タ ー出力のイ ン タ ー フ ェ イ ス —)W\S

6',&DEOH(4

5;3

5;1

*7;

1HWZRUN

%1&

&RQQHFWRU

Ÿ Ÿ —)W\S P9

*7;

—)W\S —)W\S

7;3

7;1

1HWZRUN

%1&

&RQQHFWRU

6',&DEOH

'ULYHU

6OHZ

5DWH

)3*$/RJLF