1
H19年度前期 ディジタル回路 期末試験 2007/8/9 問題 1-6 ： 2 枚、解答用紙 1 枚 教科書ノート持込化
解答用紙のみ回収、解答は解答用紙へ！
１．以下のＤラッチと、Ｄフリップフロップを含む回路の出力波形を示せ。NOT回路の遅延を１ns、ラッチ・フリッ プフロップの遅延を2nsとし、ラッチ・フリップフロップの初期値は ０ とする。 （１０点）
D Q D Q CLK
CLOCK
LO
FO
２．以下の順序回路「畳み込み符号器」の状態遷移図を完成させよ。 （１０点）
D Q F2
D Q F1
CLOCK
IN OUT1
OUT2
３．以下の順序回路の動作波形図を完成させよ。但し、Q1、Q2の初期値を ０ とする。 （１０点）
D Q D Q
CLOCK
Q1
Q2
４．以下のブール式で示される組み合わせ回路をNANDゲートとNOTゲートのみを用いて設計せよ。 （１０点）
Y=A+B･C
2
５． ＲＥＳＥＴ付Ｄ−ＦＦを用い以下の手順にしたがって、整数値で示して０→７→５→６ →１→２→４→０→７
→５→６．．． を繰り返すカウンターを設計せよ。 （各９点Ｘ４＝３６点）
(i) Q2をMSB、Q0をLSBとして、以下のような回路構成にする。組み合せ回路のカルノー図を作成し、
DON’T’CAREを利用し、簡単化を行え（適切に○で囲め！）。但し、ＤＯＮＴ ＣＡＲＥは Ｘ で示せ。
(ii)簡単化された加法標準形のブール式を示せ。
(iii) (ii)の結果より、NOTとNANDだけを用いて、組み合せ回路を実現せよ！
(iv) その組み合せのトランジスタ数はいくつか？
0 1 0 1 0 1 0 1 0
0 1 1 0 0 1 1 0
0 0 0 1 1 1 1
Q2 Q1 Q0 D2 D1 D0
D Q R D Q
R D Q
R
CLOCK RESET
Q2
Q1
Q0 D2
D1
D0 組み合せ
回路 Q2
Q1
Q0 D Q
R D Q
R D Q
R D Q
R D Q
R D Q
R
CLOCK RESET
Q2
Q1
Q0 D2
D1
D0 組み合せ
回路 Q2
Q1
Q0
６．下図に示される繰り返し型回路に、以下のタイミング図に示される START、A、B信号を入力した時の 出力信号 S、COUT 信号の波形を示せ。（１６点）
この回路はどのような計算をする回路か？（８点）
FA A B
S CO C
D Q
CLOCK START
B A
CIN S
COUT
CLOCK
START ‘1’ ‘0’ ‘0’ ‘0’
‘0’ ‘0’ ‘0’ ‘1’
A
‘1’ ‘0’ ‘1’ ‘0’
B
S
COUT
3
H19年度前期 ディジタル回路 期末試験 2006/8/9 解答用紙 学籍番号： 名前：
１００
1．（10点） ５．（各9点Ｘ4＝36点）
Q1,Q0 0
00 01 11 10 Q2
1
D2 Q1,Q0
0
00 01 11 10 Q2
1
D2 Q1,Q0
0
00 01 11 10 Q2
1
D1 Q1,Q0
0
00 01 11 10 Q2
1 D1
Q1,Q0 0
00 01 11 10 Q2
1
D0 Q1,Q0
0
00 01 11 10 Q2
1 D0 (i)
CLOCK
LO
FO “0”
“0”
0ns 5ns 10ns 15ns
2．（10点）
(ii) D2＝
D1＝
D0＝
3．（10点）
CLOCK
Q1
Q2 ‘0’
‘0’
F1,F2
IN/OUT1,OUT2
1/01 00
のような入力に丸(NOT)のある シンボルを使わないこと。
のような入力に丸(NOT)のある シンボルを使わないこと。
(iii)
4．（１0点）
答え： トランジスタ ６．（24点）
CLOCK
START ‘1’ ‘0’ ‘0’ ‘0’
‘0’ ‘0’ ‘0’ ‘1’
A
‘1’ ‘0’ ‘1’ ‘0’
B
S
COUT
(iv)
どのような回路？：
