(Current Controlled Frequency Fold-back

(1)

、のコントローラ

NCP1612

は、なフォールドバック

(Current Controlled Frequency Fold-back

、

CCFF)

にづいて

PFC

ブースト・ステージをするようにされたです。このモードでは、インダクタがをえると、

であれば!は"モード

(CrM)

で#していました。がこのプリセット・レベルより)い*+、

NCP1612

はをがゼロになる

20 kHz

までに).させます。

CCFF

はおよびの/0で1を2 3します。に、スタンバイ45は6に7えられます。

FCCrM

コントローラの*+と:に、スイッチング

が).したときでも、= !は

1

に!い>を?"にします。この!は

SO−10

パケージにB#されており、わずかなC DけでE$かつコンパクトな

PFC

ステージを%Fするのに G&な'"も=(しています。

な

• ¹

に!い>

• "モード (CrM)

• フォールドバック (CCFF):

)#は、6レベルにHされます

• ^CCFF

モードで)しいIJを*Kするためのオンタイム

•

ライン・ゼロNOD!でのスキップ・モード

• +,ライン / -./Q (

ダイナミックT0エンハンサ

)

•

バレーでのターンオン

• +い"> : −500 mA/+800 mA

• ^V

CC

1X : 9.5 V ~ 35 V

•

)い234

• ⁶

つのバージョン：

NCP1612A, B, A1, A2, A3, B2 ( 6 1

Z7

)

•

ライン1Xの8[

• ^pfcOK

\]

• 9フリー・デバイス

•

バックアップ!:+,-`a;

(FOVP)

•

b:ピンソフト-`a;

•

ブラウンアウト8[

• <らかな2#のためのソフトスタート (A, A1, A2, A3

バージョン

)

• -

•

フィードバック・ピンが=g>の*+はa;が?1

•

サーマル・シャットダウン

•

ラッチオフ'"

•

バイパス・ダイオード@Aに)デューティ・サ

•

イクル#オープン・グランド・ピンBlのCD

• Emインダクタa;

• FGなnopHIJK (

アプリケーションノート

AND9079/D

Z7

)

アプリケーション

• ^PC L

•

>/)をG&とするすべてのオフラインMN

SOIC−10 CASE 751BQ

PIN CONNECTIONS MARKING DIAGRAM

(Top View) 1612x = Specific Device Code

x = A, A1, A2, A3, B or B2 A = Assembly Location L = Wafer Lot

Y = Year

W = Work Week G = Pb-Free Package

See detailed ordering and shipping information on page 30 of this data sheet.

ORDERING INFORMATION 1612x

ALYW G 1 10

pfcOK V_CC DRV GND

FOVP 1

CS/ZCD V_control

V_sense Feedback

FFcontrol

www.onsemi.jp

(2)

Figure 1. Typical Application Schematic

Table 1. FIVE NCP1612 VERSIONS

Part Number

Typical UVLO Hysteresis

Condition for BUV Tripping (typical threshold)

Maximum Dead-time (typical value)

Condition for Latching-off (typical threshold)

UVP2 if V_FOVP<V_UVP2

Dynamic Re- sponse Enhancer (DRE) NCP1612A 1.5 V V_FOVP < 76%.V_REF 48.5 ms V_pfcOK > 7.5 V YES Disabled until

pfcOK turns high NCP1612A1 1.5 V V_FOVP < 40%.V_REF 48.5 ms V_pfcOK > 7.5 V YES Disabled until

pfcOK turns high NCP1612A2 1.5 V V_FB < 76%.V_REF 48.5 ms V_FOVP> 107%.V_REF NO Disabled until

pfcOK turns high NCP1612A3 1.5 V V_FOVP < 40%.V_REF 41.5 ms V_pfcOK > 7.5 V YES Disabled until

pfcOK turns high NCP1612B 8.0 V V_FOVP < 76%.V_REF 48.5 ms V_pfcOK > 7.5 V YES Enabled as soon as the circuit

turns on to speed-up the startup phase NCP1612B2* 8.0 V V_FB < 76%.V_REF 48.5 ms V_FOVP> 107%.V_REF NO Enabled as soon

as the circuit turns on to speed-up the startup phase

*Please contact local sales representative for availability アプリケーション：

• ^NCP1612B

と

NCP1612B2

は、Hい

UVLO

のヒステリシス

( 6 6 V)

によって、

( +インピーダンス・スタートア

ップstがuOに

V

CCコンデンサをvwxするためにyPされるような

) QzRの PFC

アプリケーションにおいて、2きな

V

CCコンデンサを{&とし、また、S|に45の}いスタートアップT~を:することなく、スタートアップタイムの@Uをサポートします。

• ^{A, A1, A2}

および

A3

バージョンは、!がC のLから

( /Lもしくはダウンストリーム・コンバータ

から

) RされるアプリケーションにVしています。その2スタートアップレベル (11.25 V)

は、!が

12 V

の`レールからRされるようにx)くされています。

• ^A2

と

B2

バージョンは、[>`Cのからの\]が

FOVP

ピンにれる*+

(

えば、/によってRされる[>`に6される`

)

、および／または、

pfcOK

ピン`が、そのパートをラッチすることなく

V

CCレベルにXすることがGYの*+に、Vしています。

A2

と

B2

バージョンでは、+,

OVP

a;がトリガによって!をラッチオフしますので、ごZください。

(3)

V_CC 9 Power Supply Input −0.3, +35 V

FOVP 1 FOVP Pin −0.3, +10 V

Feedback 2 Feedback Pin −0.3, +10 V

V_CONTROL 3 V_CONTROL Pin (Note 2) −0.3, VCONTROLMAX V

V_sense 4 V_sense Pin (Note 3) −0.3, +10 V

FFcontrol 5 FFcontrol Pin −0.3, +10 V

CS/ZCD 6 Input Voltage (Note 4)

Current Injected to Pin 4 (Note 5)

−0.3, +35 +5

V mA DRV 8 Driver Voltage (Note 2)

Driver Current

−0.3, V_DRV

−500, +800

V mA

pfcOK 10 pfcOK Pin −0.3, V_CC V

P_D R_qJA

Power Dissipation and Thermal Characteristics Maximum Power Dissipation @ T_A = 70°C Thermal Resistance Junction-to-Air

550 145

mW

°C/W

T_J Operating Junction Temperature Range −40 to +125 °C

T_Jmax Maximum Junction Temperature 150 °C

T_Smax Storage Temperature Range −65 to 150 °C

T_Lmax Lead Temperature (Soldering, 10s) 300 °C

MSL Moisture Sensitivity Level 1 −

ESD Capability, Human Body Model (Note 6) > 2000 V

ESD Capability, Machine Model (Note 6) > 200 V

ESD Capability, Charged Device Model (Note 6) 1000 V

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

()

をえるストレスは、デバイスにダメージをえるがあります。これらのをえたは、デバイスのをない、ダメージがじたり、にをぼすがあります。

1. This device contains latch-up protection and exceeds 100 mA per JEDEC Standard JESD78.

2. “V_CONTROLMAX” is the pin3 clamp voltage and “V_DRV” is the DRV clamp voltage (V_DRVhigh). If V_CCis below V_DRVhigh, “V_DRV” is V_CC. 3. Recommended maximum V_sense voltage for optimal operation is 4.5 V.

4. The recommended maximum voltage not to exceed remains −0.3 V but Figure 2 short negative spike on the CS/ZCD pin is typically acceptable. However, it implies the full characterization of the circuit embedding the NCP1612, including at maximum temperature conditions, during which no erratic operation is observed. If otherwise noted, we recommend to clamp the negative voltage on the CS/ZCD pin to avoid carrier injection within the die.

5. Maximum CS/ZCD current that can be injected into pin6 (see Figure 3).

6. This device(s) contains ESD protection and exceeds the following tests:

Human Body Model 2000 V per JEDEC Standard JESD22−A114E Machine Model Method 200 V per JEDEC Standard JESD22−A115−A Charged Device Model Method 1000 V per JEDEC Standard JESD22−C101E

Figure 2.

0 V

−0.3 V

−1.0 V 250 ns

V_CS/ZCD(t)

(4)

Figure 3.

VCC

GND CS/ZCD

NCP1612

ESD Diode

CS/ZCD Circuitry 7.4 V R1 I_pin6

Maintain I_pin6 below 5 mA

2 kW

Table 3. TYPICAL ELECTRICAL CHARACTERISTICS

(Conditions: V_CC = 15 V, T_J from −40°C to +125°C, unless otherwise specified)

Symbol Rating Min Typ Max Unit

START-UP AND SUPPLY CIRCUIT

V_CC(on) Start-up Threshold, V_CC increasing:

A, A1, A2 and A3 versions B and B2 versions

9.75 15.80

10.50 17.00

11.25 18.20

V

V_CC(off) Minimum Operating Voltage, V_CC falling 8.5 9.0 9.5 V

V_CC(HYST) Hysteresis (V_{CC (on )} − V_{CC (off )}) A, A1, A2 and A3 versions B and B2 versions

0.75 6.00

1.50 8.00

−

V

V_CC(reset) V_CC level below which the circuit resets 2.5 4.0 6.0 V

I_CC(start) Start-up Current, V_CC = 9.4 V − 20 50 mA

I_CC(op)1 Operating Consumption, no switching (V_SENSE pin being grounded) − 0.5 1.0 mA I_CC(op)2 Operating Consumption, 50 kHz switching, no load on DRV pin − 2.0 3.0 mA CURRENT CONTROLLED FREQUENCY FOLD-BACK

T_DT1 Dead-time, V_FFcontrol = 2.60 V (Note 7) − − 0 ms

T_DT2 Dead-time, V_FFcontrol = 1.75 V 14 18 22 ms

T_DT3 Dead-time, V_FFcontrol = 1.00 V 32 38 44 ms

T_DT4 Dead-time, V_FFcontrol = V_{SKIP_L} + 30 mV (NCP1612A3 Only) @ 25°C Over the Temperature Range

34.0 32.0

41.5 41.5

45.0 47.0 ms I_DT1 FFcontrol Pin current, V_sense = 1.4 V and V_control maximum 180 200 220 mA I_DT2 FFcontrol Pin current, V_sense = 2.8 V and V_control maximum 110 135 160 mA V_SKIP−H FFcontrol pin Skip Level, V_FFcontrol rising All Versions Except NCP1612A3

NCP1612A3

−

0.75 1.00

0.85 1.05

V V_SKIP−L FFcontrol pin Skip Level, V_FFcontrol falling All Versions Except NCP1612A3

NCP1612A3 0.55 0.85

0.65 0.90

−

V

H_SKIP−L FFcontrol pin Skip Hysteresis 50 − − mV

GATE DRIVE (Note 8)

T_R Output voltage rise-time @ C_L = 1 nF, 10−90% of output signal − 30 − ns T_F Output voltage fall-time @ C_L = 1 nF, 10−90% of output signal − 20 − ns

R_OH Source resistance − 10 − W

R_OL Sink resistance − 7.0 − W

I_SOURCE Peak source current, V_DRV = 0 V (guaranteed by design) − 500 − mA

I_SINK Peak sink current, V_DRV = 12 V (guaranteed by design) − 800 − mA

V_DRVlow DRV pin level at V_CC close to V_{CC (off )} with a 10 kW resistor to GND 8.0 − − V V_DRVhigh DRV pin level at V_CC = 35 V (R_L = 33 kW, C_L = 220 pF) 10 12 14 V

(5)

REGULATION BLOCK

V_REF Feedback Voltage Reference:

@ 25°C

Over the temperature range

2.44 2.42

2.50 2.50

2.54 2.54

V

I_EA Error Amplifier Current Capability − ±20 − mA

G_EA Error Amplifier Gain 110 220 290 mS

V_CONTROL

−V_CONTROLMAX

−V_CONTROLMIN

V_CONTROL Pin Voltage:

− @ V_FB = 2 V

− @ V_FB = 3 V

−

4.5 0.5

−

V

V_OUTL/V_REF Ratio (V_OUT Low Detect Threshold/V_REF) (guaranteed by design) 95.0 95.5 96.0 % H_OUTL/V_REF Ratio (V_OUT Low Detect Hysteresis/V_REF) (guaranteed by design) − − 0.5 % I_BOOST V_CONTROLPin Source Current when (V_OUT Low Detect) is activated 180 220 250 mA CURRENT SENSE AND ZERO CURRENT DETECTION BLOCKS

V_CS(th) Current Sense Voltage Reference 450 500 550 mV

T_LEB,OCP Over-current Protection Leading Edge Blanking Time (guaranteed by design) 100 200 350 ns T_LEB,OVS “OverStress” Leading Edge Blanking Time (guaranteed by design) 50 100 170 ns

T_OCP Over-current Protection Delay from V_CS/ZCD > V_CS(th)to DRV low (dV_CS/ZCD/ dt = 10 V/ms)

− 40 200 ns

V_ZCD(th)H Zero Current Detection, V_CS/ZCD rising 675 750 825 mV

V_ZCD(th)L Zero Current Detection, V_CS/ZCD falling 200 250 300 mV

V_ZCD(hyst) Hysteresis of the Zero Current Detection Comparator 375 500 − mV

R_ZCD/CS V_ZCD(th)H over V_CS(th) Ratio 1.4 1.5 1.6 −

V_CL(pos) CS/ZCD Positive Clamp @ I_CS/ZCD= 5 mA − 15.6 − V

I_ZCD(bias) Current Sourced by the CS/ZCD Pin, V_CS/ZCD = V_{ZCD (th )H} 0.5 − 2.0 mA I_ZCD(bias) Current Sourced by the CS/ZCD Pin, V_CS/ZCD = V_{ZCD (th )L} 0.5 − 2.0 mA

T_ZCD (V_CS/ZCD < V_{ZCD (th )L}) to (DRV high) − 60 200 ns

T_SYNC Minimum ZCD Pulse Width − 110 200 ns

T_WDG Watch Dog Timer 80 200 320 ms

T_WDG(OS) Watch Dog Timer in “Overstress” Situation 400 800 1200 ms

T_TMO Time-out Timer 20 30 50 ms

I_ZCD(gnd) Source Current for CS/ZCD pin impedance Testing − 250 − mA

STATIC OVP

D_MIN Duty Cycle, V_FB = 3 V, V_control pin open − − 0 %

ON-TIME CONTROL

T_ON(LL) Maximum On Time, V_sense = 1.4 V and V_control maximum (CrM) 22.0 25.0 29.0 ms T_ON(LL)2 On Time, V_sense = 1.4 V and V_control= 2.5 V (CrM) 10.5 12.5 14.0 ms T_ON(HL) Maximum On Time, V_sense = 2.8 V and V_control maximum (CrM) 7.3 8.5 9.6 ms TON(LL)(MIN) Minimum On Time, V_sense = 1.4 V (not tested, guaranteed by characterization) − − 200 ns TON(HL)(MIN) Minimum On Time, V_sense = 2.8 V (not tested, guaranteed by characterization) − − 100 ns FEED-BACK OVER AND UNDER-VOLTAGE PROTECTION (SOFT OVP AND UVP)

R_softOVP Ratio (soft OVP Threshold, V_FB rising) over V_REF (V_softOVP/V_REF) (guaranteed by design)

104 105 106 %

RsoftOVP(HYST) Ratio (Soft OVP Hysteresis) over V_REF(guaranteed by design) 1.5 2.0 2.5 % R_UVP Ratio (UVP Threshold, V_FB rising) over V_REF (V_UVP/V_REF)

(guaranteed by design)

8 12 16 %

R_UVP(HYST) Ratio (UVP Hysteresis) over V_REF(guaranteed by design) − − 1 %

(6)

Table 3. TYPICAL ELECTRICAL CHARACTERISTICS (continued) (Conditions: V_CC = 15 V, T_J from −40°C to +125°C, unless otherwise specified)

Symbol Rating Min Typ Max Unit

FAST OVER VOLTAGE PROTECTION AND BULK UNDER-VOLTAGE PROTECTION (FAST OVP AND BUV)

V_fastOVP Fast OVP Threshold, V_FOVP rising 2.560 2.675 2.750 V

R_fastOVP1 Ratio (Fast OVP Threshold, V_FOVP rising) over (soft OVP Threshold, V_FB rising) (V_fastOVP/V_softOVP) (guaranteed by design)

101.5 102.0 102.5 %

R_fastOVP2 Ratio (Fast OVP Threshold, V_FOVP rising) over V_REF (V_fastOVP/V_REF) (guaranteed by design)

106 107 108 %

V_BUV BUV Threshold:

NCP1612A, NCP1612B, V_FOVP falling NCP1612A1, NCP1612A3, V_FOVP falling NCP1612A2 and NCP1612B2, V_FB falling

1.80 0.90 1.80

1.90 1.00 1.90

2.00 1.10 2.00

V

R_BUV Ratio (BUV Threshold) over V_REF (V_BUV/V_REF) NCP1612A, NCP1612B, V_FOVP falling NCP1612A1, NCP1612A3, V_FOVP falling NCP1612A2 and NCP1612B2, V_FB falling

74 37 74

76 40 76

78 43 78

%

(I_B)_FOVP/BUV Pin1 Bias Current

@ V_pin1 = V_fastOVP (all versions)

@ V_pin1 = V_BUV (NCP1612A, NCP1612A1, NCP1612B, NCP1612A3 only)

50 50

200 200

450 450

nA

V_UVP2 UVP2 Threshold for Floating Pin Detection

(NCP1612A, NCP1612A1, NCP1612A3 and NCP1612B only)

0.2 0.3 0.4 V

BROWN-OUT PROTECTION AND FEED-FORWARD

V_BOH Brown-out Threshold, V_sense rising 0.96 1.00 1.04 V

V_BOL Brown-out Threshold, V_sense falling 0.86 0.90 0.94 V

V_BO(HYST) Brown-out Comparator Hysteresis 60 100 − mV

T_BO(blank) Brown-out Blanking Time 35 50 65 ms

ICONTROL(BO) V_CONTROL Pin Sink Current, V_sense < V_BOL 40 50 60 mA

V_HL High-line Detection Comparator Threshold, V_sense rising 2.1 2.2 2.3 V V_LL High-line Detection Comparator Threshold, V_sense falling 1.6 1.7 1.8 V

V_HL(hyst) High-line Detection Comparator Hysteresis 400 500 600 mV

T_HL(blank) Blanking Time for Line Range Detection 15 25 35 ms

I_BO(bias) Brown-out Pin Bias Current, V_sense = V_BO −250 − 250 nA

pfcOK SIGNAL

(V_pfcOK)_L pfcOK low state voltage @ I_pfcOK = 5 mA − − 250 mV

V_STDWN Shutdown Threshold Voltage (NCP1612A, NCP1612A1, NCP1612A3 and NCP1612B only)

7.0 7.5 8.0 V

R_pfcOK Impedance of the pfcOK pin in high state (all versions) 150 300 − kW

THERMAL SHUTDOWN

T_LIMIT Thermal Shutdown Threshold − 150 − °C

H_TEMP Thermal Shutdown Hysteresis − 50 − °C

Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product performance may not be indicated by the Electrical Characteristics if operated under different conditions.

()

パラメータは、 !なが"いり、されたテスト$%に&する'( で)しています。*なる$%+で ,-をった.には、'( で)しているを/られないがあります。

7. There is actually a minimum dead-time that is the delay between the core reset detection and the DRV turning on (T_ZCD parameter of the

“Current Sense and Zero Current Detection Blocks” section).

8. Guaranteed by design, the VCC pin can handle the double of the DRV peak source current, that is, 1 A typically.

(7)

1 FOVP V_pin1は、01(FOVP)の234です。5は、V_pin1が、soft OVPコンパレータ (フィードバック・ピンをモニタする)のリファレンスよりも2%くされたFOVPスレッショルドをえるとドライバをディセーブルするため、ピン1および2でF30のGじHを IけJることができます。

NCP1612A, NCP1612A1, NCP1612A3およびNCP1612Bについては、V_pin1はK01 (UVP2)およびバルクK0(BUV)LMにもNOされます。BUVコンパレータは、V_pin1が、

NCP1612AおよびBバージョンでは2.5 Vレファレンス0の76%、A1/A3バージョンでは

2.5 Vレファレンス0の40%を+5ると、ドライバをディセーブルするとPにpfcOKQRを

STさせます。BUVはpfcOKピンがLowUVのときは"Wになります。ピンがXY(にオープンしたは、250 nAのシンク\を]してピンをSTします。

2 Feedback このピンは^_とF30が`aF3レベルの95.5%c+にK+するとループdeをfに

スピードアップするダイナミックdeエンハンサ（DRE）のために、PFCF30のlH をIけJります。V_pin2も0(OVP)およびK0(UVP)コンパレータの234です。

UVPコンパレータは、V_pin2がリファレンス0(V_REF)の12%よりもKいは,-をmします。soft OVPコンパレータは、V_pin2がV_REF(soft OVP)の105%をえると、ゼロになるまでデューティqをr々にKsします。NCP1612A2およびNCP1612B2においては、V_pin2はバ

ルクK0(BUV)のLMにNOされます。250 nAのシンク\を]してUVP1をトリガ

し、フィードバック・ピンがXY(にオープンしたはデバイスをディセーブルします。

3 V_CONTROL エラー・アンプF3はこのピンで/られます。このピンとグランドにSされる5

は、^_ループのvwfをxします。このvwfはい3yqをzするために、 {

は20 Hzc+にされます。5がオフのときはピン3はSTされ、5が,-を!|する

と"やかに3が}~するソフトスタートを]します。

Pin3は5がオフの.にSTされ、#,フェーズがするまでダイナミックdeエンハンサ(DRE)をディセーブルするA, A1, A2およびA3バージョンでは、,-!|.にV_CONTROLがソフトスタートを]するためにゆっくりチャージします。$のPFCステージに

%_されたバージョン(NCP1612BおよびNCP1612B2)では、DREは&された#,フェーズのためにV_CONTROLのチャージをします。

4 V_SENSE .230のlHは、ブラウンアウトUVをLFするために、ピン4にされます。

V_pin4が50 msc}にわたって1 VよりKくなると、5はびピン0が}~して1 Vをえるまでパルスのzをmします。

このピンはラインの'もLFします。デフォルトでは、5は｢Kライン・ゲイン｣モードで ,-します。V_pin4が1.8 Vをえると、5はラインUVをLFして、ループ・ゲインを3だけKsします。*に、ピン0が25 msc}1.8 VよりKいは、Kライン・ゲインがされます。ピン4をSTすると、50-msのブランキング.が+した.に、デバイスはディセーブルされます。

5 FF_CONTROL このピンはライン\を)す\を]します。ピン5とグランドにをSすると、ラ

イン\を)す0がzされます。この0が2.5 Vリファレンス(V_REF)をえると、

5は, モードで,-します。ピン0が2.5 Vのは、-

[66 ms•(1−(V_pin5/V_REF))]のデッドタイムがzされます。このようなにより、5は

\がないときは.いデッドタイムを、\がするといデッドタイムをします。

この5はV_pin5が0.65 Vのときは、3 がに/Wyなライン・ゼロ¡¢£0で

PFCステージが,-するのを1mします。これによって、\の¤みがわずかにします。い3yが2¥されるは、ピン5を0.75 Vオフセットc}オフセットしてスキップを¦mします。

6 CS/ZCD このピンはMOSFET\をモニタして\にします。

このピンはゼロ\LF(ZCD)OのコンパレータにもSされています。このコンパレータは3§¨4からの4をモニタし、この0がゼロにK+したときにコア・リセットをLF します。3§¨40はダイオードをじてされ、オンタイム.に\センス©ªが«¬

されないようにします（アプリケーション5®を¯）。

7 Ground このピンはPFCステージのグランドにSします。

8 Drive トーテン・ポール・ゲート5,はい\3(−0.5/+0.8 A)を±えているため、ゲート6

のパワーMOSFETをW³(に5,するのに%しています。

9 V_CC このピンはICの´µです。5はV_CCが10.5 V (A, A1, A2およびA3バージョンの。BおよびB2バージョンは17.0 V)をえると,-を!|し、V_CCが9.0 V (a¶)になるとオフになります。#,·の,-'は9.5 ~ 35 Vです。A, A1, A2およびA3バージョンは5が¸

µ(3§µまたはダウンストリーム・コンバータ)から]されるアプリケーション¹けに%しています。#,レベル(11.25 V)は5が12 Vレールからµ]できるようºH Kくされます。BおよびB2バージョンはPFCステージが$»Yのアプリケーション¹ けに%_されています。

10 pfcOK このピンはPFCF3が¼½レベルにするまでSTされます。NCP1612が7¾をLFした

もSTされます。¿りの.、すなわちPFCステージが¼½バルク0をF3するとき、

ピン10はハイ・インピーダンスUVになります。

NCP1612A, NCP1612A1, NCP1612A3およびNCP1612Bでは、5はピン10が7.5 Vをえる

(8)

Figure 4. Block Diagram

DRV VDD

Regul

Vcc

Output Buffer Internal

Thermal Shutdown TSD

OFF UVLO FB

Vcontrol

FFcontrol

Vton processing

circuitry

GND STDWN

OFF

Iref

+

− Error Amplifier

Vref +

− 0.955*Vref hyst<0.5%Vref

Dynamic Response Enhancer

+/−20mA

Vcc 4V

R Q S

BO fastOVP

V

OFF OVLflag1

All the RS latches are RESET dominant Vcc_OK

REGUL pfcOK

200 mA

VDD

Vref

OVLflag1

LpfcOK

Fault management

CS staticOVP

(0.5−V bottom clamp is activated)

UVP

Vcc(on) / Vcc(off)

BO_NOK

Brown−out and Line Range

Detection LLine

OFF staticOVP OCP

STOP

R Q S

L_pwm1 Vpwm

STOP

I_BO I_BO I_REGUL

SKIP Current Information

Generator and dead−time control

+

− Internal

timing ramp

DRV LLine

CLK +

−

UVP

softOVP 12%*Vref

hyst<1%Vref

105%*Vref / 103% *Vref

ZCD

DT

DRV 50mA

staticOVP BO_NOK

BUV_fault pfcOK

+

−

STDWN

2.5 V

BUV

+

− OFF

pfcOK

R Q S

Lstdwn Vcc(reset)

R Q S

staticOVP

BUV L_BO

OCP +

−

+

− 750mV / 250mV ZCD

Detection of excessive

currents DRV

200−ns blanking time DRV

500mV Overstress

2R

R

FOVP +

− 107% Vref hyst<1% Vref fastOVP

+

− BUVcomp

BUVcomp

+

− 12*Vref UVP2

UVP2

0.5V

LLine

100−ns blanking time DRV

R Q S

staticOVP BONOK

L_BUV BUV_fault

BO_fault

softOVP SKIP

CLK DT

Overstress 0.5−V bottom clamp

Overstress

BONOK Vcc_OK pfcOK_in CCFF mode (including SKIP function) are inhibited whenever pfcOK_in is low

V_BUV

NCP1612A2 and NCP1612B2 BUVcomp1 +

−

V_BUV

BUVcomp2

BUVcomp1 BUVcomp2

fastOVP

NCP1612A2 and NCP1612B2 NCP1612A NCP1612A1 NCP1612A3 and NCP1612B

NCP1612A NCP1612A1 NCP1612A3 and NCP1612B

(9)

Figure 5. Start-up Threshold, V_CC Increasing (V_CC(on)) vs. Temperature (A, A1, A2 and A3

Versions)

Figure 6. Start-up Threshold, V_CC Increasing (V_CC(on)) vs. Temperature (B and B2 Versions) T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C)

110 90 70 30

10

−10

−30

−50 9.0 9.5 10.0 10.5 11.0 11.5

110 90 70 30

10

−10

−30

−50 16.0 16.2 16.6 16.8 17.0 17.2 17.4

Figure 7. V_CC Minimum Operating Voltage, V_CC Falling (V_CC(off)) vs. Temperature

Figure 8. Hysteresis (V_CC(on) − V_CC(off)) vs.

Temperature (A, A1, A2 and A3 Versions) T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 8.00

8.25 8.50 8.75 9.00 9.50 9.75 10.00

0.50 0.75 1.00 1.25 1.50 1.75 2.00

Figure 9. Start-up Current @ V_CC = 9.4 V vs.

Temperature

Figure 10. Operating Current, No Switching (V_SENSE Grounded) vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 0

10 20 30 40 50 60 70

0 0.25 0.50 0.75 1.00 1.25 1.50

VCC(on) (V) VCC(on) (V)

VCC(off) (V) VCC(hysr) (V)

ICC(start) (mA) ICC(0p)1 (mA)

50 130 50 130

16.4

110 90 70 30

10

−10

−30

−50 50 130

9.25

110 90 70 30

10

−10

−30

−50 50 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

(10)

TYPICAL CHARACTERISTICS

Figure 11. FFcontrol Pin Current, V_SENSE = 1.4 V and V_CONTROL Maximum vs. Temperature

Figure 12. FFcontrol Pin Current, V_SENSE = 2.8 V and V_CONTROL Maximum vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C)

100 125 150 175 225 250 275 300

50 75 100 125 150 175 200

Figure 13. Dead-time, V_FFcontrol = 1.75 V vs.

Temperature

Figure 14. Dead-time, V_FFcontrol = 1.00 V vs.

Temperature

T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 12.5

14.5 16.5 18.5 20.5 22.5

35 36 37 38 39 40

Figure 15. FFcontrol Pin Skip Level (V_FFcontrol Rising) vs. Temperature

Figure 16. FFcontrol Pin Skip Level (V_FFcontrol Falling) vs. Temperature

0.55 0.65 0.75 0.85

IDT1 (mA) IDT2 (mA)

TDT2 (ms) TDT3 (ms)

VSKIP−H (V)

110 90 70 30

10

−10

−30

−50 50 130

200

110 90 70 30

10

−10

−30

−50 50 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

110 90 70 30

10

−10

−30

−50 50 130

0.45 0.55 0.65 0.75 0.85

VSKIP−L (V)

110 90 70 30

10

−10

−30

−50 50 130

(11)

Figure 17. DRV Source Resistance vs.

Temperature

Figure 18. DRV Voltage Rise-time (C_L = 1 nF, 10−90% of Output Signal) vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 0

5 10 15 20

Figure 19. DRV Sink Resistance vs.

Temperature

Figure 20. DRV Voltage Fall-time (C_L = 1 nF, 10−90% of Output Signal) vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C)

Figure 21. DRV Pin Level @ V_CC = 35 V (R_L = 33 kW, C_L = 1 nF) vs. Temperature

Figure 22. Feedback Reference Voltage vs.

Temperature

T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 0

4 8 12 16 20

2.35 2.40 2.45 2.50 2.55 2.60 2.65

ROH (W) Trise (ns)

ROL (W) Tfall (ns)

VDRVhigh (V) VREF (V)

110 90 70 30

10

−10

−30

−50 50 130

0 10 20 30 40 50 60

110 90 70 30

10

−10

−30

−50 50 130

0 5 10 15 20 25

110 90 70 30

10

−10

−30

−50 50 130

0 10 20 30 40 50 60 70

110 90 70 30

10

−10

−30

−50 50 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

(12)

TYPICAL CHARACTERISTICS

Figure 23. Error Amplifier Transconductance Gain vs. Temperature

Figure 24. Ratio (V_OUT Low Detect Threshold / V_REF) vs. Temperature

175 200 225 250

93 94 95 96 97 98

Figure 25. Ratio (V_OUT Low Detect Hysteresis / V_REF) vs. Temperature

Figure 26. V_CONTROL Source Current when (V_OUT Low Detect) is Activated for Dynamic Response Enhancer (DRE) vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 0

0.1 0.2 0.3 0.4 0.5

140 160 180 200 220 240 260 280

Figure 27. Current Sense Voltage Threshold vs. Temperature

Figure 28. Over-current Protection Leading Edge Blanking vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 480

485 490 495 505 510 515 520

120 140 160 180 220 240 260 280

GEA (mS) VOUTL / VREF (%)

HOUTL / VREF (%) IBOOST (mA)

VBCS(th) (mV) TLEB−OCP (ns)

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

110 90 70 30

10

−10

−30

−50 50 130

500

110 90 70 30

10

−10

−30

−50 50 130

200

(13)

Figure 29. “Overstress” Protection Leading Edge Blanking vs. Temperature

Figure 30. Over-current Protection Delay from V_CS/ZCD > V_CS(th) to DRV Low (dV_CS/ZCD / dt =

10 V/ms) vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 60

70 80 100 110 120 130

0 20 40 60 80

Figure 31. Zero Current Detection, V_CS/ZCD Rising vs. Temperature

Figure 32. Zero Current Detection, V_CS/ZCD Falling vs. Temperature

700 750 800 850

230 235 240 245 255 260 265 270

Figure 33. Hysteresis of the Zero Current Detection Comparator vs. Temperature

Figure 34. V_ZCD(th) over V_CS(th) Ratio vs.

Temperature

440 460 480 500 520 540 560

1.2 1.3 1.4 1.5 1.6 1.7 1.8

TLEB−OVS (ns) TOCP (ns)

VZCD(th)H (mV) VZCD(th)L (mV)

VZCD(hyst) (mV) RZCD/CS (−)

110 90 70 30

10

−10

−30

−50 50 130

90

110 90 70 30

10

−10

−30

−50 50 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

250

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

(14)

TYPICAL CHARACTERISTICS

Figure 35. CS/ZCD Pin Bias Current @ V_CS/ZCD

= 0.75 V vs. Temperature

Figure 36. Watchdog Timer vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 0.5

0.6 0.8 0.9 1.1 1.2 1.4 1.5

160 170 180 190 210 220 230 240

Figure 37. Watchdog Timer in “Overstress”

Situation vs. Temperature

Figure 38. Minimum ZCD Pulse Width for ZCD Detection vs. Temperature

680 720 760 840 880 920 960

80 90 100 110 120 130 140

Figure 39. ((V_CS/ZCD < V_ZCD(th)) to DRV High) Delay vs. Temperature

Figure 40. Timeout Timer vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 40

50 60 70 80 90 100 110

28 29 30 31 32

IZCD/(bias) (mA) TWTG (ms)

TWTG(OS) (ms) TSYNC (ns)

TZCD (ns) TTMO (ms)

110 90 70 30

10

−10

−30

−50 50 130

0.7 1.0 1.3

110 90 70 30

10

−10

−30

−50 50 130

200

110 90 70 30

10

−10

−30

−50 50 130

800

110 90 70 30

10

−10

−30

−50 50 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

(15)

Figure 41. Maximum On Time @ V_SENSE = 1.4 V vs. Temperature

Figure 42. Maximum On Time @ V_SENSE = 2.8 V vs. Temperature

24.5 25.0 25.5 26.0 26.5

8.2 8.3 8.4 8.5 8.6 8.7

Figure 43. Minimum On Time @ V_SENSE = 1.4 V vs. Temperature

Figure 44. Minimum On Time @ V_SENSE = 2.8 V vs. Temperature

30 40 50 60 80 90 100

Figure 45. Ratio (Soft OVP Threshold, V_FB Rising) over V_REF vs. Temperature

Figure 46. Ratio (Soft OVP Hysteresis) over V_REF vs. Temperature

104.7 104.8 104.9 105.0 105.2 105.3 105.4

1.8 1.9 2.0 2.1 2.2

TON(LL) (ms) TON(HL) (ms)

TON(LL)(MIN) (ns) TON(HL)(MIN) (ns)

RsoftOVP (%) RsoftOVP(HYST) (%)

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

110 90 70 30

10

−10

−30

−50 50 130

70

20 30 40 50 60 80 90 100

110 90 70 30

10

−10

−30

−50 50 130

70

110 90 70 30

10

−10

−30

−50 50 130

105.1

110 90 70 30

10

−10

−30

−50 50 130

(16)

TYPICAL CHARACTERISTICS

Figure 47. Ratio (fastOVP Threshold, V_FOVP Rising) over V_REF vs. Temperature

Figure 48. Feedback Pin Bias Current @ V_FB = V_OVP vs. Temperature

106.7 106.8 106.9 107.1 107.2 107.3 107.4

150 170 190 210 230 250 270 290

Figure 49. Feedback Pin Bias Current @ V_FB = V_UVP vs. Temperature

Figure 50. Ratio (UVP Threshold, V_FB Rising) over V_REF vs. Temperature

170 190 210 230 250 270 290

9 10 11 12 13 14 15

Figure 51. Ratio (UVP Hysteresis) over V_REF vs. Temperature

Figure 52. Brown-out Threshold, V_SENSE Rising vs. Temperature

0.3 0.4 0.5 0.6 0.7 0.8

0.90 0.95 1.00 1.05 1.10

RfastOVP2 (%) IB(FB) (nA)

IB(FB)2 (nA) RfUVP (%)

RfUVP(HYST) (%) VBOH (V)

110 90 70 30

10

−10

−30

−50 50 130

107.0

110 90 70 30

10

−10

−30

−50 50 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

(17)

Figure 53. Brown-out Threshold, V_SENSE Falling vs. Temperature

Figure 54. Brown-out Comparator Hysteresis vs. Temperature

0.85 0.90 0.95

90 95 100 105

Figure 55. Brown-out Blanking Time vs.

Temperature

Figure 56. V_CONTROL Pin Sink Current when a Brown-out Situation is Detected vs.

Temperature

45 50 55 60

40 45 50 55 60

Figure 57. Comparator Threshold for Line Range Detection, V_SENSE Rising vs.

Figure 58. Comparator Threshold for Line Range Detection, V_SENSE Falling vs.

2.0 2.1 2.2 2.3 2.4

1.5 1.6 1.7 1.8 1.9

VBOL (V) VBO(HYST) (mV)

TBO(blank) (ms) ICONTROL(BO) (mA)

VHL (V) VLL (V)

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

110 90 70 30

10

−10

−30

−50 50 130

110 90 70 30

10

−10

−30

−50 50 130

(18)

TYPICAL CHARACTERISTICS

Figure 59. Blanking Time for Line Range Detection vs. Temperature

Figure 60. Brown-out Pin Bias Current, (V_SENSE = V_BOH) vs. Temperature T_J, JUNCTION TEMPERATURE (°C) T_J, JUNCTION TEMPERATURE (°C) 20

22 24 26 28 30

−4

−2

−1 1 3 5 6 8

THL(blank) (ms) IBO(bias) (nA)

110 90 70 30

10

−10

−30

−50 50 130 −50 −30 −10 10 30 50 70 90 110 130

−3 0 2 4 7

な

はじめに

NCP1612

はo1Xで

PFC

ステージの1を

V3するようにされています。えて、{n

#にするa;'"をえています。uOに、

NCP1612はコスト1 [、\\p、)スタンバイ

>、および+1が]Dされるシステムに^です。

• フォールドバック : NCP1612

は、

いわゆるフォールドバック

(CCFF)

で

PFC

ブースト・ステージをするよう

にされています。このモードでは、インダクタがプログラム?"なをえると、!は uOに"モード

(CrM)

で#します。

がこのプリセット・レベルより)い*+、

NCP1612

はがゼロになる

20 kHz

まで

をに).させます。

CCFF

は、およびの/0で1を23します。

には、スタンバイ45が6に)_されます。

FCCrM

コントローラと:に、= !によって

スイッチングが).しても

1

に!い>が

?"です。

•

スキップ・モード

:

1をさらにV3するために、!はがS|に)いときは、ライン・ゼロNOD!でサイクルをスキップします。これは

に`みがaじて>XがにS1なとき

に、!#を!bするためです。れた>が

&cされるときは、｢ FFcontrol ｣ピン 5

を

0.75 V

だけオフセットしてこの'"をfgできます。

•

)2とい

V

_CC

1X (B

および

B2

バージョン

) :

ハイ・インピーダンスの2stを:して

V

_CC コンデンサをプリチャージできるように、!の

34が6に7えられます。また、 UVLO

ヒステリシスの6は

6 V

で、2hの

V

CCコンデンサが{&であり、-に34>の}い2

T~なしで2iを@Uするのにjちます。

Lまたはダウンストリーム・コンバータ )

によって!に>がRされるアプリケーションでk

されます。22レベル

(11.25 V)

は!を

12 V

レールからRできるように、)くされています。2は、+い

V

_CC

2lによ

り、

9.5 ~ 35 V

のい#1Xが?"になります。

• ^pfcOK

\]

: pfcOK

ピンはダウンストリーム・コンバータをディセーブル

/

イネーブルします。

PFC

[

>がmレベルにXするまでgされ、

NCP1612

がBlを8[するたびに、

PFC

ステージがmバルク`を[>するとハイ・インピーダンスn

になります。えて、

A, A1, A3

および

B

バージョンでは、!はピン

10

に

7.5 V

をえる`が

されるとラッチオフします。

• +,ライン / -./Q (

ダイナミックT0エン

ハンサ

): PFC

ステージは)ループ、ま

たは¡>`での¢£な¤3

(

：2

)

によって、-¥なオーバシュートまたはアンダシュートがoaすることがあります。この!はレギュレーション・レベルからのpqをrのとおりします。- ソフト-`a;は、[>`が-¥になる§

¨があるときに[>`をsyに*Kします。

-

NCP1612

は[>`がレギュレーション・レベ

ルの

95.5%

.に).すると、n3ループを

2 に+,3します。

V

_CCがC Lもしくはダウンストリーム・コンバータによってRされるアプリケーションをtとしたバージョン

(A, A1, A2

および

A3)

では、この'"は、

PFC

ステージが2し

pfcOK

が

High nになるまでデ

ィセーブルされます。これは、

V

_CONTROLピンのuvなチャージによるソフトスタート1[

から©られるªwです。

•

noa;

: NCP1612

は、¡>`と[>`、

MOSFET 、およびダイxをy>にモニタ

(19)

-

2：!は MOSFET を8zし、

されたをえるとパワー・スイッ

チをオフにします。えて、!はインダクタのEmまたはバイパス・ダイオードの@Aの{

[、がの 150%

にXすると、)デューティ・サイクル#モードに¡ります。

-

-`a;：この!は、[>`が`リフ

ァレンスの

12% =| ( )

に).したことを8 [するとオフになります。この'"は、

ac

ラインが)すぎるか、またはフィードバック!}

にBl

(

えば、g>{~

)

がある*+に

PFC

ステージをa;します。

-

+,-`8z (Fast OVP) ： FOVP

ピンは、-

な[>`レベルとなった*+になa;を yPします。

NCP1612A2

および

NCP1612B2

バージョンでは、

Fast OVP

は!をラッチオフし - ます。バルク)`の8z

(BUV) ： BUV '"は、

`が)すぎる*+に、ダウンストリーム・コンバータがすることをぐために、yPされます。yには、

BUV

コンパレータは、

FOVP

ピン

(NCP1612A, NCP1612A1, NCP1612A3

および

NCP1612B

の*+

)

あるいはFBピン

(NCP1612A2

および

NCP1612B2

の*+

)

をモニタし、8zした`が

BUV

スレッショルド.に .がったに、ドライバをディセーブルし、

76%)

。この

BUV '"は、 pfcOK

ピンが

Low n

のときは|にyPされません。

- ブラウンアウト8[：!は、)い

ac

ラインn

を8[すると#を²gして、

PFC

ステージを-¥なストレスからa;します。

- サーマル・シャットダウン：g+ xが

150 ° C ( )

をえると、= サーマル!がゲート・ドライブをディセーブルします。

!はxが

100 ° C (50 ° C

ヒステリシス

)

=|に.がると、#を´します。

•

[>ステージのトーテム・ポール：

NCP1612

は、2 の

TO220

または

TO247

パワー

MOSFET

を1にドライブする

−0.5 A/+0.8 A

のゲート・ドライバを=(しています。

NCP1612のモード

wのとおり、

NCP1612 PFC

コントローラは、

フォールドバック (CCFF)

をyMしています。ここで、

•

!は、インダクタがプログラム?"なを

えると、uOに"モード (CrM)

で#し

•

ます。

がこのプリセット・レベルより)い*+、

NCP1612

はをがゼロになる

20 kHz

ま

でに).させます。

Figure 61. CCFF Operation High Current

No Delay→CrM

Low Current The Next Cycle is Delayed

Lower Current Longer Dead-time

Timer Delay

Figure 61

にすとおり、+nでは、ブース

ト・ステージが

CrM

で#しますが、が_µするとコントローラは{>#に¡ります。

Figure 62

に

F G

な #を

します。¡ >

( ｢¶·｣ )

の`6がaFされます。この\]

が

2.5 V

= リファレンス

(Figure 62

の

｢ Dead-Time Ramp Threshold ｣ )

より+い*+、デッドタイムは?

く、!は

CrM

で#します。¶·が

2.5 V

スレッショルドよりも)い*+、= ランプが¶·

フロアから

2.5 V

までXするのにG&なiのi>

するデッドタイムが¸¡されます。したがって、

¶·が)いほどデッドタイムがくなります。

がね

0.65 V

のとき、

Maximum dead-time

は

48.5 m s

です。

NCP1612A3

では、¶·がね

0.90 V

のとき、

Maximum dead-time

を|

41.5 m s

にします。

¹0の*+ºに、¶·がさらに_µする*+

は、!はスキップモードに¡ります。

( rをZ7

ください

)

さらに45を)_するために、

MOSFET

のターンオフはドレイン・ソースi`がバレーになるまで

»されます。

Figure 62

にすとおり、ランプはドレイン

−

ソースのリンギングに:します。ドレイン

−

ソースi`が

V

in

=|のときに、ランプが 2.5 V

スレッショルドをえると、ランプはドライブがr のバレーでターンオンするように、

V

in¼でo½す

(20)

Top: CrM operation when the current information exceeds the preset level during the demagnetization phase

Middle: the circuit re-starts at the next valley if the sum (ramp + current information) exceeds the preset level during the dead-time, while the drain-source voltage is high

Bottom: the sum (ramp + current information) exceeds the preset level while during the dead-time, the drain-source voltage is low. The circuit skips the current valley and re-starts at the following one.

Figure 62. Dead-Time generation

(21)

すなわちオンタイムをする= \]

)

に¡>`

にするセンス`

(

ピン

4)

を¾してJFされます。¾¿ゲイン

(Figure 63

の

K

_m

)

は、+ラインn

は、ピン

5

とグランドiにNされたst

R

_FF/の

¡>をす`をRします。ピン

5

の`が

¶·です。

BO pin

V to I converter

Vcontrol pin

V to I converter

Multiplier

FFcontrol pin

SUM

RAMP

1V

skip2

pfcOK

+

LLine

SKIP RAMP

SUM

pfcOK Figure 63. Generation of the Current Information

V_{SKIP_H} / V_{SKIP_L} V_SENSE Pin

V_CONTROL Pin

FF_CONTROL Pin

I_BO

I_REGUL

I_REGUL = K • V_REGUL

K_m• I_REGUL• I_BO

R_FF

スキップ・モード

Figure 63

にすとおり、!はがS|に)ラ

イン・ゼロNOD!でもサイクルをスキップします。コンパレータがピン

5

の`

( ｢ FFcontrol ｣` )

をモニタし、

V

_pin5が

0.65 V

の= リファレンスより) いと、スイッチング#を

fgします。 V

_pin5が

0.75 V (0.1 V

ヒステリシス

)

をえるとスイッチングを´します。この'"はの`みがわずかにÀ 2しますが、>XがにS1なときに!の

#をgします。+い>が&cされるときは、

｢ FFcontrol ｣ピンを 0.75 V

だけオフセットしてこの'

"をfgできます。 PFC

ステージが|#をPっていないときは、スキップ・モード'"はディセーブルされます

( ｢ pfcOK ｣\]でÁ −

ブロックÂおよび｢

pfcOK

= \]｣セクションZ7

)

。

!は

V

_pin5が

V

_{SKIP_L}より)くなっても、スイッチングをÃÄすることはありません。

V

_TONÅ^ブロックにされる

V

_REGUL\]をgすると、オンタイムをする\]

V

_TONが®々に).します

(Figure 68

をZ7

)

。そうすると、オンタイムは|

3 ~ 4

スイッチングiで<らかにゼロに).しま

す。

Figure 64

にyの!をします。

(22)

Figure 64. CCFF Practical Implementation

CCFF

はおよびの/0で1を 23します。には、スタンバイ45が6 に7えられます。また、このはシステムがバレーiで²gするのを!bします。!は

Figure 65

に

すとおり、 PFC

ステージが

n

バレーから

(n + 1)

バレー、またはそのに

n

バレーから

(n − 1)

バレーに

するように#します。

Figure 65. Clean Transition Without Hesitation Between Valleys

(Current Controlled Frequency Fold-back

、のコント ローラ

NCP1612

(Current Controlled Frequency Fold-back

CCFF)

PFC

(CrM)

NCP1612

20 kHz

CCFF

FCCrM

1

SO−10

PFC

• 1

• "モード (CrM)

• フォールドバック (CCFF):

• CCFF

•

• +,ライン / -./Q (

)

•

• +い"> : −500 mA/+800 mA

• V

1X : 9.5 V ~ 35 V

•

• 6

NCP1612A, B, A1, A2, A3, B2 ( 6 1

)

•

• pfcOK

• 9フリー・デバイス

•

(FOVP)

•

•

• <らかな2#のためのソフトスタート (A, A1, A2, A3

)

• -

•

•

•

•

•

• Emインダクタa;

• FGなnopHIJK (

AND9079/D

)

• PC L

•

• NCP1612B

NCP1612B2

UVLO

( 6 6 V)

( +インピーダンス・スタートア

V

) QzRの PFC

V

• A, A1, A2

A3

( /Lもしくはダウンストリーム・コンバータ

) RされるアプリケーションにVしています。その2スタートアップレベル (11.25 V)

12 V

• A2

B2

FOVP

(

)

pfcOK

V

A2

B2

OVP

TYPICAL CHARACTERISTICS

TYPICAL CHARACTERISTICS

TYPICAL CHARACTERISTICS

TYPICAL CHARACTERISTICS

TYPICAL CHARACTERISTICS

な

NCP1612

、のコントローラ

• ¹

• ^CCFF

• ^V

• ⁶

• ^pfcOK

• ^PC L

• ^NCP1612B

• ^{A, A1, A2}

( /Lもしくはダウンストリーム・コンバータ

• ^A2

V3するようにされています。えて、{n

に`みがaじて>XがにS1なとき

T~なしで2iを@Uするのにjちます。

• ^pfcOK

High nになるまでデ

MOSFET 、およびダイxをy>にモニタ