LogiCORE IP Aurora 8B/10B v10.2 製品ガ イ ド (PG046)

LogiCORE IP

Aurora 8B/10B v10.2

製品ガ イ ド

Vivado Design Suite

PG046 2014 年 4 月 2 日

IP の概要

第 1 章 : 概要

機能概要 . . . 6 アプ リ ケーシ ョ ン . . . 7 ラ イ セ ン スお よ び注文情報 . . . 7

第 2 章 : 製品仕様

規格 . . . 9 パフ ォーマ ン ス . . . 9 リ ソ ース使用量 . . . 10 ポー ト の説明 . . . 12

第 3 章 : コ ア を使用するデザイ ン

一般的なデザ イ ン ガ イ ド ラ イ ン . . . 33 共有 ロ ジ ッ ク . . . 34 シ リ アル ト ラ ン シーバーの基準 ク ロ ッ ク イ ン ターフ ェ イ ス . . . 38 ユーザー デー タ イ ン ターフ ェ イ ス . . . 46 フ ロ ー制御 . . . 57 ス テー タ ス、 制御、 お よ び ト ラ ン シーバー イ ン ターフ ェ イ ス . . . 64 リ セ ッ ト お よ びパ ワー ダ ウ ン . . . 70

第 4 章 : コ アの機能

ス ク ラ ンブ ラ ー/デス ク ラ ンブ ラ ーの使用 . . . 73 CRC の使用 . . . 73 Vivado ラ ボ ツールの使用. . . 74 ホ ッ ト プ ラ グ ロ ジ ッ ク . . . 74

[Little Endian Support] の使用 . . . 74

第 5 章 : デザイ ン フ ローの手順

コ アのカ ス タ マ イ ズお よ び生成 . . . 75 コ アへの制約 . . . 84 シ ミ ュ レーシ ョ ン . . . 86 合成お よ び イ ンプ リ メ ン テーシ ョ ン . . . 87

第 6 章 : サン プル デザイ ンの詳細

デ ィ レ ク ト リ と フ ァ イ ルの内容 . . . 89 サンプル デザ イ ン . . . 89

第 7 章 : テス ト ベン チ

付録 A : 検証、 互換性、 相互運用性

付録 B : 移行およびア ッ プグレー ド

Vivado Design Suite への移行 . . . 94

Vivado Design Suite でのア ッ プグ レー ド . . . 94

LocalLink ベース の Aurora コ アか ら AXI4-Stream Aurora への移行 . . . 94

付録 C : デバ ッ グ

ザ イ リ ン ク ス ウ ェ ブサ イ ト . . . 99 テ ク ニ カル サポー ト . . . 100 デバ ッ グ ツール . . . 101 シ ミ ュ レーシ ョ ン デバ ッ グ . . . 101 ハー ド ウ ェ ア デバ ッ グ . . . 103 イ ン タ ーフ ェ イ ス のデバ ッ グ . . . 108

付録 D : Transceiver Wizard で ラ ッ パー フ ァ イルを生成

付録 E : タ イ ミ ング エ ラ ーの対処

付録 F : その他の リ ソ ースおよび法的通知

ザ イ リ ン ク ス リ ソ ース . . . 111 参考資料 . . . 111 改訂履歴 . . . 112 法的通知 . . . 113

は じ めに

ザ イ リ ン ク ス の LogiCORE™ IP Aurora 8B/10B コ ア は、

AMBA ® プ ロ ト コ ルの AXI4-Stream ユーザー イ ン タ ー フ ェ

イ ス をサポー ト し ます。こ の コ アは、UltraScale™、Zynq®-7000

All Programmable SoC、Virtex®-7、Kintex®-7、および Artix®-7

フ ァ ミ リ の高速シ リ アル ト ラ ン シーバーを使用 し て Aurora

8B/10B プ ロ ト コ ルを実装し ます。

機能

• 480Mb/s ～ 84.48Gb/s の ス ループ ッ ト の汎用デー タ チ ャ

ネル

• 56 個の Virtex-7 お よ び Kintex-7 FPGA GTX/GTH ト ラ ン

シーバーの う ち最大 16 個、16 個の Artix-7 FPGA GTP ト ラ ン シーバーの う ち最大 8 個ま で をサポー ト • Aurora 8B/10B プ ロ ト コ ル仕様 v2.2 準拠 • 低 リ ソ ー ス コ ス ト (10 ページの「 リ ソ ース使用量」 参照) • 使いやすい フ レー ミ ン グお よ びフ ロ ー制御 • チ ャ ネルの自動初期化お よ び管理 • フル デ ュ プ レ ッ ク ス ま たはシ ンプ レ ッ ク ス • AXI4-Stream (フ レー ミ ン グ) ま たは ス ト リ ー ミ ン グ ユーザー イ ン タ ーフ ェ イ ス • 16 ビ ッ ト の付加ス ク ラ ンブ ラ ー /デス ク ラ ンブ ラ ー • ユーザー デー タ 用の 16 ビ ッ ト /32 ビ ッ ト CRC (巡回冗 長検査) • ホ ッ ト プ ラ グ ロ ジ ッ ク こ の LogiCORE IP について コ アの概要 サポー ト さ れ る デバ イ ス フ ァ ミ リ(1) UltraScale アーキテ ク チャ、 Zynq-7000、 7 シ リ ーズ サポー ト さ れる ユーザー イ ン ターフ ェ イ ス AXI4-Stream リ ソ ース(2) LUT FF DSP ス ラ イ ス ブ ロ ッ ク RAM 最大周波数(3) Config1(3) _{342 463 0 0 330MHz} コ アに含まれる もの デザ イ ン フ ァ イ ル RTL サンプル デザ イ ン Verilog および VHDL(4) テ ス ト ベンチ Verilog および VHDL(4) 制約フ ァ イ ル ザ イ リ ン ク ス デザ イ ン制約フ ァ イ ル (.xdc) シ ミ ュ レー シ ョ ン モデル な し サポー ト さ れる ソ フ ト ウ ェ ア ド ラ イ バー な し テ ス ト 済みデザイ ン フ ロー(5)

デザ イ ン入力 Vivado® Design Suite

Vivado IP イ ン テ グ レー ター シ ミ ュ レー

シ ョ ン

サポー ト さ れ る シ ミ ュ レー タ については、

『Vivado Design Suite ユーザー ガ イ ド : リ リ ース ノ ー ト 、 イ ン ス ト ールお よび ラ イ セ ン ス』 を参照 合成 Vivado 合成 サポー ト japan.xilinx.com/support で提供 1. サポー ト さ れてい るデバ イ ス の一覧は、 Vivado IP カ タ ロ グ を参照 し て く だ さ い。 2. デバ イ ス パフ ォーマン ス のデータ は、表 2-1 ～表 2-4 を参照 し て く だ さ い。 3. パフ ォーマン ス デー タ全体は、9 ページの 「パフ ォーマン ス」 を 参照 し て く だ さ い。 4. VHDL のサポー ト については、第 1 章の 「機能概要」 を参照 し て く だ さ い。 5. サポー ト さ れてい る ツールのバージ ョ ンは、

『Vivado Design Suite ユーザー ガ イ ド : リ リ ー ス ノ ー ト 、 イ ン ス ト ールお よ び ラ イ セ ン ス』 を参照 し て く だ さ い。

第 1 章

概要

こ のガ イ ド では、UltraScale™、 Virtex®-7、 Kintex®-7 FPGA GTX/GTH ト ラ ン シーバー、 Artix®-7 FPGA GTP ト ラ ン

シーバー、 お よ び Zynq®-7000 デバ イ ス の GTX ト ラ ン シーバーを使用 し て LogiCORE™ IP Aurora 8B/10B コ ア を生成

す る 方法を説明 し ます。 こ の コ アは、UltraScale、 Zynq-7000、 お よび 7 シ リ ーズ フ ァ ミ リ の高速シ リ アル ト ラ ン シー

バ ー を 使 用 し て Aurora 8B/10B プ ロ ト コ ル を 実装 し ま す。 Aurora 8B/10B v10.2 コ ア は、 AMBA® プ ロ ト コ ル の

AXI4-Stream ユーザー イ ン ターフ ェ イ ス をサポー ト し ます。

Aurora 8B/10B コ アの ソ ース コー ド は Vivado® Design Suite で生成 さ れ、 データ パス幅を指定で き ます。 コ アはシ ンプ

レ ッ ク ス ま たはフル デュ プレ ッ ク ス で、シ ンプルな 2 つのユーザー イ ン ターフ ェ イ ス のいずれかを選択 し、オプシ ョ ンの フ ロ ー制御を使用で き ます。 Aurora 8B/10B コ アは、 ス ケー ラ ブルで軽量の高速シ リ アル通信用 リ ン ク レ イ ヤー プ ロ ト コ ルです。 プ ロ ト コ ルは オープ ンで、 ザ イ リ ン ク ス FPGA テ ク ノ ロ ジ を使用 し て実装で き ます。 一般的に、 シ ンプルで低コ ス ト かつ高速デー タ チ ャ ネルを必要 と す る アプ リ ケーシ ョ ンで使用 さ れ、 1 つま たは複数の ト ラ ン シーバーを使用す る デバ イ ス間の デー タ 伝送に使用 さ れ ま す。 通信方式は、 フ ル デ ュ プ レ ッ ク ス (双方向デー タ 通信) ま たはシ ンプ レ ッ ク ス (単方向 デー タ 通信) のいずれかに指定で き ます (図 1-1)。

X-Ref Target - Figure 1-1

図 1-1 : Aurora 8B/10B チ ャ ネルの概要 $XURUD &RUH $XURUD &KDQQHO $XURUD&KDQQHO 3DUWQHUV 8VHU $SSOLFDWLRQ 8VHU $SSOLFDWLRQ 8VHU

,QWHUIDFH ,QWHUIDFH8VHU

8VHU'DWD _(QFRGHG'DWD%% 8VHU'DWD $XURUD &RUH ; $XURUD /DQH $XURUD /DQHQ

Aurora 8B/10B コ アは、 Aurora チ ャ ネル パー ト ナーに接続 さ れ る と 、 チ ャ ネルを自動的に初期化 し ます。 初期化後、 アプ リ ケーシ ョ ンは こ のチ ャ ネルを介 し て フ レーム ま たは ス ト リ ーム と し てデー タ を自由に送受信で き ます。Aurora の フ レーム サ イ ズは任意 と な り 、 いつで も 割 り 込みで き ます。 ロ ッ ク の維持および過度な電磁干渉の防止のため、 有 効なデー タ バ イ ト 間のギ ャ ッ プは自動的にア イ ド ル信号で埋め ら れます。 Aurora コ アではフ ロ ー制御がオプシ ョ ン と な り ます。 入力デー タ レー ト を低減 し た り 、 チ ャ ネルで短い優先 メ ッ セージ を送信する場合に使用で き ます。 ス ト リ ームは Aurora 8B/10B では 1 つの無限フ レーム と し て イ ンプ リ メ ン ト さ れます。 データ が送信 さ れていない と き は常に、 リ ン ク を有効に し てお く ためア イ ド ルが送信 さ れます。Aurora 8B/10B コ アは、 8B/10B コーデ ィ ン グ規約 を使用 し て シ ン グル ビ ッ ト エ ラ ーや大規模なマルチビ ッ ト エ ラ ーを検出 し ます。 ビ ッ ト エ ラ ー、 接続のない状態、 ま たは装置エ ラ ーが多発す る と 、 コ アが リ セ ッ ト し て新 し いチ ャ ネルの再初期化が行われます。 推奨 _{: Aurora コ アは完全検証された ソ リ ューシ ョ ンですが、 完全デザ イ ン を イ ンプ リ メ ン ト する際の要件は、 アプ リ}

ケーシ ョ ン の コ ン フ ィ ギ ュ レーシ ョ ンや機能に よ っ て異な り ます。 ベス ト な結果を得 る には、Vivado Design Suite の

ザ イ リ ン ク ス イ ンプ リ メ ン テーシ ョ ン ツールおよび制約フ ァ イ ル (XDC) を使用 し て、 ハ イ パフ ォーマン ス のパ イ プ ラ イ ン化 さ れた FPGA デザ イ ンの構築に関す る知識が望まれます。 詳細は、「ス テー タ ス、 制御、 お よ び ト ラ ン シー バー イ ン ターフ ェ イ ス」 を参照 し て く だ さ い。 次の資料の PCB デザ イ ン要件に関する情報を参照 し て く だ さ い。 • 『UltraScale アーキテ ク チ ャ GTH ト ラ ン シーバー ユーザー ガ イ ド 』 (UG576) [参照 1] • 『7 シ リ ーズ FPGA GTP ト ラ ン シーバー ユーザー ガ イ ド 』 (UG482) [参照 2] • 『7 シ リ ーズ FPGA GTX/GTH ト ラ ン シーバー ユーザー ガ イ ド 』 (UG476) [参照 3] 特定要件の詳細な検証お よ び評価を行 う 場合は、 お近 く のザ イ リ ン ク ス販売代理店へお問い合わせ く だ さ い。

機能概要

Aurora 8B/10B コ アは、 ス ケー ラ ブルで軽量な高速シ リ アル通信用 リ ン ク レ イ ヤー プ ロ ト コ ルです。 コ アは、 シ リ ア ル リ ン ク を構築す る ためのユーザー イ ン タ ーフ ェ イ ス を提供 し、 ザ イ リ ン ク ス の GTX、 GTP、 お よ び GTH ト ラ ン シーバーを使用 し てデバ イ ス間のデー タ 伝送を担い ます。最大 16 個の ト ラ ン シーバーを最大 ラ イ ン レー ト 6.6Gb/s で 実行で き ます。 ま た、480Mb/s ～ 84.48Gb/s を超え る ス ケー ラ ブルな スループ ッ ト が可能です。 データ チ ャ ネルはフ ル デュ プレ ッ ク ス ま たはシ ンプレ ッ ク ス と し て使用で き ます。

Aurora 8B/10B コ アは、 『Aurora 8B/10B プ ロ ト コ ル仕様 v2.2』 (SP002) [参照 4] に準拠 し ています。 Virtex-7、 Kintex-7、

Zynq-7000、 および Artix-7 デバ イ ス ベース デザ イ ンの場合は Verilog ま たは VHDL ソ ース コー ド で、 UltraScale アー

第 1 章 : 概要

ア プ リ ケーシ ョ ン

Aurora 8B/10B コ アは、 低 リ ソ ース コ ス ト 、 ス ケー ラ ブルな スループ ッ ト 、 および柔軟なデータ イ ン ターフ ェ イ ス と い う 特徴か ら 、 さ ま ざ ま なアプ リ ケーシ ョ ンで使用で き ます。 コ アのアプ リ ケーシ ョ ン例は次の と お り です。 • チ ッ プ間の リ ン ク : チ ッ プ間のパ ラ レル接続を高速シ リ アル接続に置き換え る こ と で、 PCB に必要な ト レースお よ びレ イ ヤーの数を著 し く 抑え る こ と がで き ます。Aurora 64B/66B コ アは、 GTP、 GTX、 お よび GTH ト ラ ン シー バーの使用に必要な ロ ジ ッ ク を最低限の FPGA リ ソ ース コ ス ト で提供し ます。 • ボー ド 間の リ ン ク お よ びバ ッ ク プ レーンの リ ン ク : こ の コ アでは、 標準 64B/66B エン コー ド が使用 さ れ、 ケーブ ルお よ びバ ッ ク プ レーン の さ ま ざ ま な既存ハー ド ウ ェ ア規格 と の互換性を提供 し ます。Aurora 8B/10B コ アは ラ イ ン レー ト お よ びチ ャ ネル幅の両方で調整可能で、 廉価で古いハー ド ウ ェ アで も 新 し い高パフ ォーマン ス シ ス テ ムで使用す る こ と がで き ます。 • シ ンプ レ ッ ク ス接続 (単方向) : 一部のアプ リ ケーシ ョ ンでは、 高速バ ッ ク チ ャ ネルが不要です。 Aurora プ ロ ト コ ルは、 単方向のチ ャ ネル初期化を実行す る オプシ ョ ン を提供 し 、 バ ッ ク チ ャ ネルがない場合で も GTP、 GTX、 お よ び GTH ト ラ ン シーバーの使用を可能に し ます。 ま た フル デュ プレ ッ ク ス の リ ソ ース を使用 し ないため、 コ ス ト を抑え る こ と がで き ます。

• ASIC アプ リ ケーシ ョ ン : Aurora プ ロ ト コ ルは FPGA に限定 さ れる わけではな く 、 プ ロ グ ラ マブル ロ ジ ッ ク と 高

性能 ACIS と の間に ス ケー ラ ブルで高性能な リ ン ク を作成する ために も 使用で き ます。 Aurora プ ロ ト コ ルはシ ン

プルであ る ため、ASIC で も FPGA で も リ ソ ース コ ス ト を抑えやす く 、 ま た コ ンプ ラ イ ア ン ス テ ス ト が適用 さ れ

た Aurora バス フ ァ ン ク シ ョ ン モデル (ABFM 8B/10B) の よ う なデザ イ ン リ ソ ース に よ っ て、 Aurora コ アの接続 が確立 し やす く な っ てい ます。

注記 : ASIC アプ リ ケーシ ョ ン用 Aurora 8B/10B コ アの ラ イ セ ン ス については、 ザ イ リ ン ク ス 販売担当者 ま たは

[email protected] ま でお問い合わせ く だ さ い。

ラ イ セ ン スおよび注文情報

こ のザ イ リ ン ク ス LogiCORE™ IP モジ ュールは、ザ イ リ ン ク ス エン ド ユーザー ラ イ セン ス規約の も と ザ イ リ ン ク ス

Vivado Design Suite を使用 し追加コ ス ト な し で提供 さ れています。 こ の IP およびその他のザ イ リ ン ク ス LogiCORE IP

モジ ュ ールは、ザ イ リ ン ク ス IP コ アページか ら 入手で き ます。 その他のザ イ リ ン ク ス LogiCORE IP モジ ュールおよ

びツールの価格お よ び提供状況については、お近 く のザ イ リ ン ク ス販売代理店にお問い合わせ く だ さ い。

ASIC (application specific integrated circuit) で Aurora 8B/10B コ ア を使用する場合は、ザ イ リ ン ク ス コ ア ラ イ セン ス契

約に基づいた別途有料 ラ イ セ ン ス契約が必要です。 詳細は、Aurora マーケテ ィ ン グ ([email protected]) へお問い

製品仕様

図 2-1 は Aurora 8B/10B コ アの イ ンプ リ メ ン テーシ ョ ンのブ ロ ッ ク 図です。 Aurora 8B/10B コ アの主な論理モジ ュールには次の も のがあ り ます。 • レーン ロ ジ ッ ク : 各 GTP、 GTX、 GTH ト ラ ン シーバーはレーン ロ ジ ッ ク モジ ュールの イ ン ス タ ン ス で駆動 さ れ ます。 こ のモジ ュ ールは、 各 GTP、 GTX、 GTH ト ラ ン シーバーを初期化 し、 制御文字のエン コー ド およびデコー ド と エ ラ ー検出を処理 し ます。 • グ ロ ーバル ロ ジ ッ ク : 各 Aurora 8B/10B コ アのグ ローバル ロ ジ ッ ク モジ ュールは、 チ ャ ネルの初期化におけ る チ ャ ネル ボンデ ィ ン グ と 検証を実行 し ます。 チ ャ ネルが動作 し てい る間、 Aurora 64B/66B プ ロ ト コ ルで必要 と な る ラ ン ダ ム ア イ ド ル文字を生成 し、 エ ラ ーがないかすべてのレーン ロ ジ ッ ク モジ ュールを監視 し ます。 • RX ユーザー イ ン ターフ ェ イ ス : RX ユーザー イ ン ターフ ェ イ スは、 チ ャ ネルか ら アプ リ ケーシ ョ ンへ と データ を伝送 し ます。 ス ト リ ー ミ ン グ デー タ は、 デー タ バ ス と デー タ の Valid 信号を備えたシ ンプルな ス ト リ ーム イ ン タ ーフ ェ イ ス を使用 し て伝送 さ れます。 フ レームは標準の AXI4-Stream イ ン ターフ ェ イ ス を使用 し て伝送 さ れ ます。 こ のモジ ュ ールはフ ロ ー制御機能 も 実行 し ます。 X-Ref Target - Figure 2-1

図 2-1 : Aurora 8B/10B コ アのブ ロ ッ ク図 *OREDO/RJLF &KDQQHO 0DLQWHQDQFH 5;8VHU,QWHUIDFH )UDPLQJRU 6WUHDPLQJ 7;8VHU,QWHUIDFH )UDPLQJRU 6WUHDPLQJ *77UDQVFHLYHU /DQH *77UDQVFHLYHU /DQH *77UDQVFHLYHUQ /DQHQ /DQH /RJLF /DQH /RJLF /DQH /RJLF &RQWURO ,QWHUIDFH 5;'DWD 7;'DWD 6HULDO,2 /DQH $XURUD&KDQQHO 6HULDO,2 6HULDO,2 /DQH 6HULDO,2 /DQHQ

第 2 章 : 製品仕様 • TX ユーザー イ ン ターフ ェ イ ス : TX ユーザー イ ン ターフ ェ イ スは、 アプ リ ケーシ ョ ンか ら チ ャ ネルへデータ を 伝送 し ます。 デー タ Valid 信号 と Ready 信号を備えた ス ト リ ーム イ ン ターフ ェ イ スは、 ス ト リ ー ミ ン グ データ に 使用 さ れ ま す。 標準の AXI4-Stream イ ン タ ーフ ェ イ ス はデー タ フ レームに使用 さ れます。 こ のモジ ュ ールは フ ロ ー制御の TX 機能 も 実行 し ます。 こ のモジ ュールには ク ロ ッ ク 補正を制御する ための イ ン ターフ ェ イ ス があ り ま す (接続 さ れてい る Aurora 8B/10B コ ア間の ク ロ ッ ク 周波数の若干の差が原因で発生す る エ ラ ーを防止す る た め、 特殊文字が定期的に送信 さ れ る)。 通常、 こ の イ ン ターフ ェ イ スは Aurora 8B/10B コ アに含まれ る標準 ク ロ ッ ク 補正管理モジ ュ ールで駆動 さ れますが、 オ フ に し た り 、 特殊なニーズに対応す る ためにカ ス タ ム ロ ジ ッ ク で駆 動す る こ と も 可能です。

規格

Aurora 8B/10B コ アは、 『Aurora 8B/10B プ ロ ト コ ル仕様 v2.2』 (SP002) [参照 4] に準拠 し ています。

パフ ォ ーマ ン ス

最大周波数

4 ペー ジの 「LogiCORE™ IP に 関す る 情報」 に 記載 さ れ て い る Config1 で は、 -2 ス ピ ー ド グ レ ー ド の Virtex®-7

VX690T-FFG1761 デバ イ ス で 330MHz 動作が可能です。 Config1 は、6.6Gbps の ラ イ ン レー ト を ターゲ ッ ト に し た ス ト リ ーム イ ン タ ーフ ェ イ ス を使用す る 2 バ イ ト レ ーン幅のデ ュ プ レ ッ ク ス デー タ フ ロ ーのシ ン グル レ ーン Aurora 8B/10B コ アです。 10 ページの表 2-1 ～12 ページの表 2-4 に リ ス ト さ れてい る Aurora 8B/10B コ アは、 ス ピー ド グ レー ド が -1 か ら -3 の デバ イ ス で 156.25MHz で動作 し ます。

レ イ テ ン シ

Aurora 8B/10B コ アの レ イ テ ン シは、プ ロ ト コ ル エン ジ ン (PE) を通る パ イ プ ラ イ ン遅延や GTP/GTX/GTH ト ラ ン シー バーを通 る 遅延に よ る も のです。AXI4-Stream イ ン タ ーフ ェ イ ス幅が増加す る と 、 PE パ イ プ ラ イ ン遅延が増加 し ま す。GTP/GTX/GTH ト ラ ン シーバーの遅延は、 選択 し た GTP/GTX/GTH ト ラ ン シーバーの機能および属性に よ っ て異 な り ます。 こ のセ ク シ ョ ン では、 各レーン 2 バ イ ト と 各レーン 4 バ イ ト のデザ イ ンにおけ る Aurora 8B/10B コ アの AXI4-Stream ユーザー イ ン タ ーフ ェ イ ス で予想 さ れ る レ イ テ ン シに関 し て、 user_clk サ イ ク ルを使用 し て説明 し ます。 レ イ テ ン シについて説明す る ため、Aurora 8B/10B モジ ュールは GTP、 GTX、 ま たは GTH ト ラ ン シーバー ロ ジ ッ ク に分割 さ れ、FPGA ロ ジ ッ ク にプ ロ ト コ ル エン ジ ン (PE) ロ ジ ッ ク が イ ンプ リ メ ン ト さ れてい ます。 注記 : こ れ ら の値には、Aurora 8B/10B チ ャ ネルの各側におけ る シ リ アル接続の長 さ に よ っ て生 じ る レ イ テ ン シは考慮 さ れてい ません。

フ レーム パスのレ イ テ ン シ

図 2-2 は、 フ レ ー ム パ ス の レ イ テ ン シ を 表 し て い ま す。 こ の レ イ テ ン シ情報は、 -2 ス ピ ー ド グ レ ー ド の Virtex-7 VX690T-FFG1761 デバ イ ス を対象 と し てい ます。 レ イ テ ン シは、 デザ イ ンで使用する ト ラ ン シーバーの種類に よ っ て 異な り ます。

s_axi_tx_tvalid か ら m_axi_rx_tvalid ま での 2 バ イ ト フ レー ミ ン グ デザ イ ンの最小レ イ テ ン シは、 論理シ ミ ュ レーシ ョ ンで user_clk の約 37 サ イ ク ルです。 s_axi_tx_tvalid か ら m_axi_rx_tvalid ま での 4 バ イ ト フ レー ミ ン グ デザ イ ンの最小レ イ テ ン シは、 論理シ ミ ュ レーシ ョ ンで user_clk の約 41 サ イ ク ルです。 最大レ イ テ ン シは、IP コ ン フ ィ ギ ュ レーシ ョ ンに よ っ て異な り ます。 パ イ プ ラ イ ン遅延は、 ク ロ ッ ク ス ピー ド を維持する こ と を目的 と し てい ます。

スループ ッ ト

Aurora コ アの ス ループ ッ ト は、 ト ラ ン シーバーの数お よ び選択 し た ト ラ ン シーバーの タ ーゲ ッ ト ラ イ ン レ ー ト に よ っ て異な り 、 シ ン グル レーン デザ イ ンか ら 16 レーン デザ イ ンでそれぞれ 0.5Gb/s ～ 84.48Gb/s の範囲で変化 し ま す。スループ ッ ト は、Aurora 8B/10B プ ロ ト コ ル エン コー ド の 25% のオーバーヘ ッ ド と 0.5Gb/s ～ 6.6Gb/s ラ イ ン レー ト 範囲を使用 し て計算 さ れま し た。

リ ソ ース使用量

表 2-1 か ら表 2-4 は、Vivado® デザ イ ン ツールで選択 し た Aurora コ アの コ ン フ ィ ギ ュ レーシ ョ ンで使用 さ れ る ル ッ ク ア ッ プ テーブル (LUT) およびフ リ ッ プフ ロ ッ プ (FF) の数を示 し てい ます。 Aurora 8B/10B コ アは、 こ れ ら の表にはない コ ン フ ィ ギ ュ レーシ ョ ンで も 使用可能です。 その他の コ ン フ ィ ギ ュ レー シ ョ ンで使用 さ れ る リ ソ ース数は、 こ の表か ら 概算で き ます。 こ れ ら の表にはフ ロ ー制御/ス ク ラ ンブ ラ ー /CRC に使 用 さ れ る 追加 リ ソ ー ス は含 ま れて い ま せん。 ま た、FRAME_GEN や FRAME_CHECK な ど のサ ン プル デザ イ ン モ ジ ュ ールで使用 さ れ る 追加 リ ソ ース も 含まれてい ません。 X-Ref Target - Figure 2-2

図 2-2 : フ レーム パスのレ イ テ ン シ 5;$;,,QWHUIDFH PBD[LBU[BWYDOLG 7;$;,,QWHUIDFH VBD[LBW[BWYDOLG 7; 3( 7; *77UDQVFHLYHU 5; *77UDQVFHLYHU 5; 3( ; 表 2-1 : 2 バイ ト レーン幅のス ト リ ー ミ ングにおける 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ の リ ソ ース使用量 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ ス ト リ ー ミ ング デ ュ プ レ ッ ク ス シ ン プ レ ッ ク ス レーン リ ソ ース タ イ プ フル デ ュ プ レ ッ ク ス TX のみシ ン プ レ ッ ク ス RX のみシ ン プ レ ッ ク ス 1 LUT 379 166 236 FF 582 275 355 2 LUT 520 210 324 FF 798 329 526 4 LUT 760 316 470 FF 1189 433 805 8 LUT 1258 478 757 FF 1970 656 1361

第 2 章 : 製品仕様 16 LUT 2229 841 1345 FF 3534 1092 2473 表 2-2 : 2 バイ ト レーン幅のフ レー ミ ングにおける 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ の リ ソ ース使用量 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ フ レー ミ ング デ ュ プ レ ッ ク ス シ ン プ レ ッ ク ス レーン リ ソ ース タ イ プ フル デ ュ プ レ ッ ク ス TX のみシ ン プ レ ッ ク ス RX のみシ ン プ レ ッ ク ス 1 LUT 388 163 244 FF 596 273 371 2 LUT 553 213 356 FF 843 329 572 4 LUT 827 297 530 FF 1271 438 885 8 LUT 1374 475 867 FF 2145 662 1507 16 LUT 2448 903 1545 FF 3907 1153 2785 表 2-3 : 4 バイ ト レーン幅のス ト リ ー ミ ングにおける 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ の リ ソ ース使用量 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ ス ト リ ー ミ ング デ ュ プ レ ッ ク ス シ ン プ レ ッ ク ス レーン リ ソ ース タ イ プ フル デ ュ プ レ ッ ク ス TX のみシ ン プ レ ッ ク ス RX のみシ ン プ レ ッ ク ス 1 LUT 447 182 277 FF 651 285 415 2 LUT 684 251 434 FF 964 367 652 4 LUT 1091 376 687 FF 1536 530 1057 8 LUT 1877 625 1169 FF 2678 852 1865 16 LUT 3471 1124 2148 FF 4962 1496 3481 表 2-1 : 2 バイ ト レーン幅のス ト リ ー ミ ングにおける 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ の リ ソ ース使用量 (続き) 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ ス ト リ ー ミ ング

注記 : UltraScale™ デバ イ ス の イ ンプ リ メ ン テーシ ョ ン結果は、 こ こ ま での表に示 し た 7 シ リ ーズ デバ イ ス の イ ンプ リ メ ン テーシ ョ ン と 類似す る こ と が予想 さ れます。

ポー ト の説明

各 Aurora 8B/10B コ ア を生成する ために使用 さ れ る パ ラ メ ーターはその特定コ アで使用可能な イ ン ターフ ェ イ ス (図 2-3) を決定 し ます。 コ アには 4 ～ 6 の イ ン ターフ ェ イ ス があ り ます。 • 「ユーザー イ ン ターフ ェ イ ス」 • 「ユーザー フ ロー制御イ ン ターフ ェ イ ス」 • 「ネ イ テ ィ ブ フ ロー制御イ ン ターフ ェ イ ス」 • 「 ト ラ ン シーバー イ ン ターフ ェ イ ス」 「」 • 「 ク ロ ッ ク イ ン ターフ ェ イ ス」 • 「 ク ロ ッ ク 補正 イ ン タ ーフ ェ イ ス」 表 2-4 : 4 バイ ト レーン幅のフ レー ミ ングにおける 7 シ リ ーズおよび Zynq-7000 フ ァ ミ リ の リ ソ ース使用量 7 シ リ ーズお よび Zynq-7000 フ ァ ミ リ フ レー ミ ング デ ュ プ レ ッ ク ス シ ン プ レ ッ ク ス レーン リ ソ ース タ イ プ フ ル デ ュ プ レ ッ ク ス TX のみシ ン プ レ ッ ク ス RX のみシ ン プ レ ッ ク ス 1 LUT 490 186 309 FF 695 283 461 2 LUT 750 259 488 FF 1044 368 732 4 LUT 1210 398 795 FF 1707 532 1203 8 LUT 2108 680 1382 FF 3043 905 2177 16 LUT 3859 1212 2545 FF 5369 1605 3922

第 2 章 : 製品仕様

ユーザー イ ン タ ー フ ェ イ ス

こ の イ ン タ ーフ ェ イ ス には、Aurora 8B/10B コ アに入出力 さ れる ス ト リ ーム ま たはフ レーム データ の読み出 しおよび 書 き 込みに必要なポー ト がすべて含ま れてい ます。 フ レー ミ ン グ イ ン ターフ ェ イ ス で Aurora 64B/66B コ アが生成 さ れ る 場合は AXI4-Stream ポー ト が使用 さ れます。 ス ト リ ー ミ ン グ モジ ュ ールの場合は、 イ ン タ ーフ ェ イ ス は単純な デー タ ポー ト と データ VALID ポー ト で構成 さ れます。フル デュ プレ ッ ク ス コ アには送信 と 受信の両方のポー ト が含 ま れ、 シ ン プ レ ッ ク ス コ アではサポー ト さ れてい る 方向にデー タ を送信す る ために必要なポー ト のみが使用 さ れま す。 すべての イ ン タ ーフ ェ イ ス のデー タ ポー ト 幅は、 コ アの ト ラ ン シーバー数および こ れ ら の ト ラ ン シーバーで選択 し た幅に依存 し ます。 X-Ref Target - Figure 2-3

図 2-3 : 最上位イ ン タ ー フ ェ イ ス 7;'DWD &RQWURO &RQWURO 7;37;1 1)&1XPEHURI,GOHV 1)&5HT 8)&7;0HVVDJH6L]H 8)&7;5HT 8)&7;'DWD &ORFNLQJ &ORFN0RGXOH &ORFN,QWHUIDFH 8VHU,QWHUIDFH

$XURUD0RGXOH

1DWLYH)ORZ&RQWURO 1)&,QWHUIDFH 8VHU)ORZ&RQWURO 8)&,QWHUIDFH 'R&& :DUQ&& &ORFN &RPSHQVDWLRQ 0RGXOH &ORFN &RPSHQVDWLRQ ,QWHUIDFH 6WDWXV 6WDWXV 5;35;1 5;'DWD 1)&$FN 8)&5;'DWD 8)&5;6WDWXV&WUO 8)&7;$FN &ORFNLQJ 7UDQVFHLYHU ,QWHUIDFH

フ レー ミ ング イ ン タ ー フ ェ イ スのポー ト

表 2-5 では、 AXI4-Stream の TX データ ポー ト について説明 し ています。 こ れ ら のポー ト は、 フル デュ プ レ ッ ク スお よ びシ ンプ レ ッ ク ス TX フ レー ミ ン グ コ アに含まれます。 表 2-6 では、 フ レー ミ ン グの RX デー タ ポー ト について説明 し てい ます。 こ れ ら のポー ト は、 フル デュ プ レ ッ ク スお よ びシ ンプ レ ッ ク ス RX フ レー ミ ン グ コ アに含まれます。 詳細は、48 ページの 「フ レー ミ ン グ イ ン ターフ ェ イ ス」 を参照 し て く だ さ い。 表 2-5 : フ レー ミ ングのユーザー I/O ポー ト (TX) 名前 方向 説明 s_axi_tx_tdata[0:(8n–1)] ま たは s_axi_tx_tdata[(8n–1):0] 入力 出力 さ れ る デー タ (昇ビ ッ ト 順) です。 n はバ イ ト 数 を 示 し、 レ ー ン 数 x レ ー ン幅で算出 さ れ ま す。 [Little Endian Support] がオンの場合、コ アはs_axi_tx_tdata[(8n–1):0] を使用 し ます。 s_axi_tx_tready 出力 ソ ー ス か ら の信号が受信 さ れ る と (s_axi_tx_tvalid も アサー ト さ れてい る 場合)、 ク ロ ッ ク エ ッ ジでアサー ト (High) さ れます。 ソ ース か ら の信号が無視 さ れ る 場合には、 ク ロ ッ ク エ ッ ジでデ ィ ア サー ト (Low) さ れます。 s_axi_tx_tlast 入力 フ レームの終わ り を示 し ます (ア ク テ ィ ブ High)。 s_axi_tx_tkeep[0:(n–1)] ま たは s_axi_tx_tkeep[(n–1):0] 入力 最後のデータ ビー ト で有効なバ イ ト 数を示し ます (s_axi_tx_ tlast がアサー ト さ れてい る場合のみ有効)。s_axi_tx_tkeep は、 s_axi_tx_tdata の関連バ イ ト の コ ンテン ツが有効であ る かを判断 する バ イ ト 修飾子です。 Aurora コ アは、 LSB か ら MSB へ と 連続的なデータ の埋め込みを要求 し ます。有効な s_axi_tx_tdata バスの間に無効なバ イ ト が挿入 さ れ る こ と はあ り ません。

[Little Endian Support] がオンで、 データ が MSB か ら LSB へ連続的に

埋め込まれ る必要があ る場合、コ アは s_axi_tx_tkeep[(n–1):0] を使用 し ます。 s_axi_tx_tvalid 入力 ソ ース か ら の AXI4-Stream 信号が有効な場合にアサー ト (High) さ れ ます。 ソ ー ス か ら の AXI4-Stream 制御信号ま たはデー タ が無視 さ れ る 場合 にはデ ィ アサー ト (Low) さ れます。 表 2-6 : フ レー ミ ングのユーザー I/O ポー ト (RX) 名前 方向 説明 m_axi_rx_tdata[0:8(n–1)] ま たは m_axi_rx_tdata[8(n–1):0] 出力 チ ャ ネル パー ト ナーか ら 入力 さ れ るデー タ です (昇ビ ッ ト 順)。 [Little

Endian Support] がオンの場合、 コ アは m_axi_rx_tdata[8(n–1):0] を使用 し ます。 m_axi_rx_tlast 出力 入力 さ れ る フ レームの最後を示 し ます (ア ク テ ィ ブ High で、 ユーザー ク ロ ッ ク の 1 サ イ ク ル間アサー ト さ れる)。 m_axi_rx_tvalid がデ ィ アサー ト (Low) さ れる と 無視 さ れます。 m_axi_rx_tkeep[0:(n–1)] ま たは m_axi_rx_tkeep[(n–1):0] 出力 最後のデー タ ビー ト で有効なバイ ト 数を示し ます (m_axi_rx_tlast

がアサー ト さ れてい る 場合のみ有効)。 [Little Endian Support] がオンの

場合、 コ アは m_axi_rx_tkeep[(n–1):0] を使用し ます。 m_axi_rx_tvalid 出力 Aurora 8B/10B コ ア か ら のデー タ お よ び制御信号が有効の場合に ア サー ト (High) さ れます。 Aurora 8B/10B コ アか ら のデー タ ま たは制御信号を無視する 場合には デ ィ アサー ト (Low) さ れます。

第 2 章 : 製品仕様

ス ト リ ー ミ ング イ ン タ ー フ ェ イ スのポー ト

表 2-7 では、 ス ト リ ー ミ ン グの TX データ ポー ト について説明 し てい ます。 こ れ ら のポー ト は、 フル デュ プ レ ッ ク ス お よ びシ ンプ レ ッ ク ス TX フ レー ミ ン グ コ アに含まれます。 表 2-8 では、 ス ト リ ー ミ ン グの RX デー タ ポー ト について説明 し てい ます。 こ れ ら のポー ト は、 フル デュ プ レ ッ ク ス お よ びシ ンプ レ ッ ク ス RX フ レー ミ ン グ コ アに含まれます。 詳細は、55 ページの 「ス ト リ ー ミ ン グ イ ン ターフ ェ イ ス」 を参照 し て く だ さ い。

ユーザー フ ロー制御イ ン タ ー フ ェ イ ス

ユーザー フ ロ ー制御 (UFC) を イ ネーブルに し て コ ア を生成 し た場合、 UFC イ ン ターフ ェ イ ス が作成 さ れます。 UFC

イ ン タ ーフ ェ イ ス の TX 側には、 UFC メ ッ セージ を開始する ために使用 さ れ る リ ク エ ス ト ポー ト と 肯定応答 (ACK)

ポー ト があ り 、 メ ッ セージの長 さ を指定す る ための 3 ビ ッ ト ポー ト があ り ます。 ユーザーがユーザー イ ン タ ーフ ェ

イ ス のデー タ ポー ト に メ ッ セージ データ を供給 し ます。 UFC リ ク エ ス ト が肯定応答 さ れる と 直ぐ に、 ユーザー イ ン

タ ーフ ェ イ ス は、 コ アが標準デー タ を受け付けない こ と を示 し ます。 こ れで、UFC デー タ が UFC データ ポー ト に書

き 込み可能にな り ます。

UFC イ ン タ ーフ ェ イ ス の RX 側には、 UFC メ ッ セージ を フ レーム と し て読み出す こ と がで き る AXI4-Stream ポー ト

セ ッ ト があ り ます。 フル デュ プ レ ッ ク ス モジ ュールには TX と RX の UFC ポー ト があ り ますが、 シ ンプレ ッ ク ス モ ジ ュ ールには、 サポー ト さ れ る 方向にデー タ 送信す る ために必要な イ ン タ ーフ ェ イ ス のみが含まれます。 表 2-9 では UFC イ ン ターフ ェ イ ス のポー ト について説明 し てい ます。 表 2-7 : ス ト リ ー ミ ングのユーザー I/O ポー ト (TX) 名前 方向 説明 s_axi_tx_tdata[0:(8n–1)] ま たは

s_axi_tx_tdata[(8n–1):0] 入力 出力 さ れ る デー タ (昇ビ ッ ト 順) です。 [Little Endian Support] がオン の場合、 コ アは s_axi_tx_tdata[(8n–1):0] を使用 し ます。

s_axi_tx_tready 出力 ソ ース か ら の信号が受信 さ れ る と (s_axi_tx_tvalid も アサー ト さ れ る と)、 ク ロ ッ ク エ ッ ジでアサー ト (High) さ れます。 ソ ース か ら の信号が無視 さ れ る 場合には、 ク ロ ッ ク エ ッ ジでデ ィ ア サー ト (Low) さ れます。 s_axi_tx_tvalid 入力 ソ ース か ら の AXI4-Stream 信号が有効な場合にアサー ト (High) さ れ ます。 ソ ース か ら の AXI4-Stream 制御信号ま たはデータ が無視 さ れ る場合 にはデ ィ アサー ト (Low) さ れます。 表 2-8 : ス ト リ ー ミ ングのユーザー I/O ポー ト (RX) 名前 方向 説明 m_axi_rx_tdata[0:(8n–1)] ま たは m_axi_rx_tdata[8(n–1):0] 出力 チ ャ ネル パー ト ナーか ら 入力 さ れるデータ です (昇ビ ッ ト 順)。 [Little Endian Support] がオンの場合、コ アは m_axi_rx_tdata[8(n–1):0] を使用 し ます。 m_axi_rx_tvalid 出力 Aurora 8B/10B コ ア か ら のデー タ お よ び制御信号が有効の場合に ア サー ト (High) さ れます。 Aurora 8B/10B コ ア か ら のデー タ を 無視す る 場合にはデ ィ ア サー ト (Low) さ れます。

詳細は、60 ページの 「ユーザー フ ロー制御」 を参照 し て く だ さ い。

ネ イ テ ィ ブ フ ロー制御イ ン タ ー フ ェ イ ス

ネ イ テ ィ ブ フ ロ ー制御 (NFC) を イ ネーブルに し て コ ア を生成 し た場合、 NFC イ ン ターフ ェ イ ス が作成 さ れます。 こ の イ ン タ ーフ ェ イ ス には、NFC メ ッ セージ を送信する ために使用する リ ク エ ス ト ポー ト と 肯定応答ポー ト 、 その他 リ ク エ ス ト さ れた ア イ ド ル サ イ ク ル数を指定する 4 ビ ッ ト ポー ト があ り ます。 表 2-10 では、 フル デュ プ レ ッ ク ス の Aurora 8B/10B コ アでのみ利用で き る NFC イ ン ターフ ェ イ ス のポー ト について 説明 し てい ます。 表 2-9 : UFC の I/O ポー ト 名前 方向 説明 s_axi_ufc_tx_req 入力 チ ャ ネル パー ト ナーへの UFC メ ッ セージ送信が要求 さ れる と 、 アサー ト (ア ク テ ィ ブ High) さ れます。s_axi_ufc_tx_ack がアサー ト さ れる ま で High を保持する必要があ り ます。 すべての UFC メ ッ セージの送信準備が 整 う ま で、 こ の信号を アサー ト し ないで く だ さ い。 s_axi_ufc_tx_ms[0:2] ま たは s_axi_ufc_tx_ms[2:0] 入力 送信 さ れ る UFC メ ッ セージのサ イ ズ を指定 し ます。 SIZE エン コー ド は 0 ～ 7 ま での値です。60 ページの表 3-11 を参照 し て く だ さ い。[Little Endian Support] がオンの場合、 コ アは s_axi_ufc_tx_ms[2:0] を使用 し ます。 s_axi_ufc_tx_ack 出力 Aurora 8B/10B コ アが UFC メ ッ セージの コ ン テ ン ツ を読み出す準備が整 う と アサー ト (ア ク テ ィ ブ High) さ れます。 s_axi_ufc_tx_ack 信号がア サー ト さ れた後のサ イ ク ルで、 s_axi_tx_tdata ポー ト のデータ が UFC デー タ と し て見な さ れ ま す。UFC メ ッ セージが開始 さ れ、 すべての メ ッ セージ を送信す る のに十分なサ イ ク ルが経過す る ま で s_axi_tx_tdata が継続的に使用 さ れ ま す。UFC サ イ ク ルか ら の未使用バ イ ト は破棄 さ れ ます。 m_axi_ufc_rx_tdata[0:(8n–1)] ま たは m_axi_ufc_rx_tdata[(8n–1):0] 出力 チ ャ ネル パー ト ナーか ら 送 ら れ る UFC メ ッ セージ デー タ です (n = 最大

16 バ イ ト)。 [Little Endian Support] が オ ン の 場合、 コ ア は

m_axi_ufc_rx_tdata[(8n–1):0] を使用し ます。

m_axi_ufc_rx_tvalid 出力

m_axi_ufc_rx ポー ト の値が有効な場合にアサー ト さ れます。 こ の信号 がアサー ト さ れない場合、 m_axi_ufc_rx ポー ト のすべての値は無視 さ れます (ア ク テ ィ ブ High)。

m_axi_ufc_rx_tlast 出力 入力 さ れ る UFC メ ッ セージの終わ り を示 し ます (ア ク テ ィ ブ High)。

m_axi_ufc_rx_tkeep[0:(n–1)] ま たは m_axi_ufc_rx_tkeep[(n–1):0] 出力 UFC メ ッ セージの最後の ワー ド で m_axi_ufc_rx_tdata ポー ト に現れ る有効なバ イ ト データ数を指定し ます。m_axi_ufc_rx_tlast がアサー ト さ れてい る 場合のみ有効 と な り ます (n = 最大 16 バ イ ト )。 [Little Endian Support] がオンの場合、 コ アは m_axi_ufc_rx_tkeep[0:(n–1)] を使用 し ます。 表 2-10 : NFC の I/O ポー ト 名前 方向 説明 s_axi_nfc_ack 出力 Aurora 8B/10B コ アが NFC リ ク エ ス ト を受信する と アサー ト さ れま す (ア ク テ ィ ブ High)。 s_axi_nfc_nb[0:3] ま たは s_axi_nfc_nb[3:0] 入力 チ ャ ネル パー ト ナーが NFC メ ッ セージ を受信す る と き に、 送信す べ き PAUSE ア イ ド ル サ イ ク ル数を示し ます。 s_axi_nfc_ack が

アサー ト さ れ る ま で High を保持する必要があ り ます。 [Little Endian Support] がオ ン の場合、 コ アは s_axi_nfc_nb[3:0] を使用 し ま す。

第 2 章 : 製品仕様 詳細は、58 ページの 「ネ イ テ ィ ブ フ ロー制御」 を参照 し て く だ さ い。

フ ル デ ュ プ レ ッ ク ス コ アのステー タ ス ポー ト と 制御ポー ト

表 2-11 では、 フル デュ プ レ ッ ク ス コ アの ス テー タ ス ポー ト と 制御ポー ト の機能について説明 し ています。 s_axi_nfc_req 入力 チ ャ ネル パー ト ナーへの UFC メ ッ セージ送信が リ ク エ ス ト さ れ る と 、 アサー ト (ア ク テ ィ ブ High) さ れ ます。 s_axi_nfc_ack がア サー ト さ れ る ま で High を保持する必要があ り ます。 m_axi_rx_snf 出力 パー ト ナーか ら NFC メ ッ セージ を受信 し た こ と を示 し ます。 こ の ポー ト は、 user_clk の 1 サ イ ク ル間アサー ト さ れます。 m_axi_rx_fc_nb[0:3] ま た は m_axi_rx_fc_nb[3:0] 出力 受信 し た NFC メ ッ セージの PAUSE 値を示 し ます。 こ のポー ト は、 m_axi_rx_snf を 使用 し て サ ン プ ル さ れ ま す。 [Little Endian Support] がオ ン の場合、 コ アは m_axi_rx_fc_nb[3:0] を使用 し ます。 表 2-11 : フル デ ュ プ レ ッ ク ス コ アのステー タ ス ポー ト と 制御ポー ト 名前 方向 説明 channel_up 出力 Aurora 8B/10B チ ャ ネルの初期化が完了 し、チ ャ ネルがデータ送信可能な 状態にな る と アサー ト さ れます。Aurora 8B/10B コ アは、channel_up が アサー ト さ れ る 前にデー タ を送受信す る こ と はで き ません。 lane_up[0:m–1](1) _出力 レーンの初期化が正常に完了す る と 、 各レーンに対 し て アサー ト さ れ ま す。 各ビ ッ ト がそれぞれの レーン を表 し てい ます (ア ク テ ィ ブ High)。 frame_err 出力 チ ャ ネルの フ レーム/プ ロ ト コ ル エ ラ ーを検出し た こ と を示 し ます。ア ク テ ィ ブ High で 1 ク ロ ッ ク サ イ ク ル間アサー ト さ れます。 hard_err 出力 ハー ド エ ラ ーを検出 し た こ と を示 し ます。 (ア ク テ ィ ブ Higih で、 Aurora 8B/10B コ アが リ セ ッ ト さ れ る ま でアサー ト さ れます)。 詳細は、66 ペー ジの 「フルデ ュ プ レ ッ ク ス コ アのエ ラ ー信号」 を参照 し て く だ さ い。 loopback[2:0] 入力 loopback[2:0] ポー ト は、 通常の動作モー ド 、 あ る いは異な る ループ バ ッ ク モー ド のいずれかを選択 し ます。 『7 シ リ ーズ FPGA GTX/GTH ト ラ ン シーバー ユーザー ガ イ ド 』 (UG476) [参照 3] を参照 し て く だ さ い。 power_down 入力 ト ラ ン シーバーのパ ワ ーダ ウ ン入力を駆動 し ます (ア ク テ ィ ブ High)。 詳 細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 reset 入力 Aurora 8B/10B コ ア を リ セ ッ ト し ま す (ア ク テ ィ ブ High)。 こ の信号は、 user_clk と 同期する必要があ り 、 少な く と も user_clk の 6 ク ロ ッ ク サ イ ク ル間アサー ト さ れ る 必要があ り ます。 soft_err 出力 入力 さ れ る シ リ アル ス ト リ ーム に ソ フ ト エ ラ ーが検出 さ れた こ と を示 し ます。 詳細は、66 ページの 「フルデ ュ プ レ ッ ク ス コ アのエ ラ ー信号」 を参照 し て く だ さ い。(ア ク テ ィ ブ High で 1 サ イ ク ル ク ロ ッ ク 間アサー ト さ れます)。 rxp[0:m–1](1) _{入力 差動シ リ アル データ入力ピ ンの正側です。} rxn[0:m–1](1) _{入力 差動シ リ アル データ入力ピ ンの負側です。} txp[0:m–1](1) _{出力 差動シ リ アル データ出力ピ ンの正側です。} txn[0:m–1](1) _{出力 差動シ リ アル データ出力ピ ンの負側です。} 表 2-10 : NFC の I/O ポー ト (続き) 名前 方向 説明

詳細は、65 ページの 「フルデュ プレ ッ ク ス コ ア」 を参照 し て く だ さ い。 gt_reset 入力 ト ラ ン シーバーの PMA モジ ュール用 リ セ ッ ト 信号は、デバウ ン ス回路を 介 し て最上位レベルへ接続 さ れます。gt_reset ポー ト は、 ハー ド ウ ェ ア内 で モ ジ ュ ールが最初に電源投入 さ れ る と き に ア サー ト さ れ ま す (ア ク テ ィ ブ High)。 こ れは、 ト ラ ン シーバーのすべての PCS (物理コーデ ィ ン グ サブレ イ ヤ) と PMA (物理媒体ア タ ッ チ メ ン ト ) サブ コ ンポーネ ン ト を 組織的に リ セ ッ ト し ます。 こ の 信 号 は、 init_clk_in を 使 用 し て デ バ ウ ン ス 処 理 さ れ、 init_clk_in の 6 サ イ ク ル間アサー ト さ れる必要があ り ます。 詳細は、 該当す る ト ラ ン シーバー ユーザーガ イ ド の 「 リ セ ッ ト 」 セ ク シ ョ ン を参照 し て く だ さ い。 init_clk_in 入力 init_clk_in ポー ト は、 gt_reset 信号の レ ジ ス タ への格納お よ びデ バ ウ ン ス処理に使用 さ れます。gt_reset がアサー ト さ れる と user_clk が 停止す る ため、 init_clk_in が必要です。 init_clk_in ポー ト は、 低 速レー ト に設定す る 必要があ り 、 基準 ク ロ ッ ク よ り 低速にす る こ と を推 奨 し ます。<component name>_exdes.xdc では、デフ ォル ト で 50MHz 周波数に設定 さ れてい ます。 Zynq®-7000 および 7 シ リ ーズ デバ イ ス を使用するデザ イ ンの場合 : xc7k325t-ffg900、 xc7vx485t-ffg1761、 お よ び xc7a100t-fgg676 デバ イ ス の XDC サンプル デザ イ ン フ ァ イ ル (<component name>_clocks.xdc お よ び ooc.xdc) では init_clk_in が 200MHz に制約 さ れてい ます。 さ ら に、 STABLE_CLOCK_PERIOD パ ラ メ ーターは 5ns に設定 さ れ、 <component name>_transceiver_wrapper フ ァ イ ル内の内容を反 映 し ま す。 <component name>_TB の INIT_CLOCKPERIOD パ ラ メ ー

タ ーは 5 に設定 さ れ、 init_clk_in を生成し ます。

init_clk_in の周波数範囲は 50MHz ～ 200MHz に制約 さ れる必要があ り ます。 init_clk_in 周期の変更は、 IP コ ア を適切に動作 さ せる ため

に サ ン プ ル XDC (<component name>_clocks. xdc、 ooc. xdc、

<component name>_transceiver_wrapper お よ び <component name>_TB) 内で行 う 必要があ り ます。 UltraScale アーキテ ク チ ャ デザ イ ンの場合 : init_clk_in の周波数は、TXUSERCLK の周波数 と 同じ にな る必要があ り 、200MHz 以下に し て く だ さ い。 TXUSERCLK の周波数は、 ラ イ ン レー ト と 内部デー タ パ ス幅に依存 し ます。 詳細は、 『UltraScale FPGA GTH ト ラ ン シーバー ユーザー ガ イ ド 』 (UG576) [参照 1] を参照 し て く だ さ い。 Aurora IP コ アの レーン幅が ト ラ ン シーバーの内部データ パス幅を指定し ます。2 および 4 レーン幅の場合は、内部データ パス幅を 20 および 40 に 設定 し ます。 こ の init_clk_in は、 GTHE3_CHANNEL の DRP ポー ト の DRPCLK に も 接続 さ れます。IP コ ア を適切に動作 さ せる には、 init_clk_in 周期 の変更はサンプル XDC (<component name>_clocks.xdc、ooc.xdc、 お よ び <component name>_TB) 内で行 う 必要があ り ます。 注記 : 1. m は、 ト ラ ン シーバーの数です。 表 2-11 : フル デ ュ プ レ ッ ク ス コ アのステー タ ス ポー ト と 制御ポー ト (続き) 名前 方向 説明

第 2 章 : 製品仕様

シ ン プ レ ッ ク ス コ アのステー タ ス ポー ト と 制御ポー ト

表 2-12 では、 シ ン プ レ ッ ク ス TX イ ン タ ーフ ェ イ ス の ス テー タ ス ポー ト と 制御ポー ト の機能について説明 し てい ま す。 表 2-12 : シ ン プ レ ッ ク ス TX コ アのス テー タ ス ポー ト と 制御ポー ト 名前 方向 説明 tx_aligned 入力 RX チ ャ ネル パー ト ナーがすべての レーンの初期化を完了 す る と アサー ト さ れ ます。 通常、 rx_aligned へ接続 さ れ ます。 tx_bonded 入力 RX チ ャ ネル パー ト ナーがチ ャ ネル ボ ンデ ィ ン グ を完了す る と アサー ト さ れます。 シ ン グル レーン チ ャ ネルの場合は 不要です。 通常、 rx_bonded へ接続 さ れます。 tx_verify 入力 RX チ ャ ネル パー ト ナーが検証を完了す る と アサー ト さ れ ます。 通常、 rx_verify へ接続 さ れます。 tx_reset 入力 RX チ ャ ネル パー ト ナーの初期化ス テータ ス に よ り 、リ セ ッ ト が 必 要 な 場 合 に ア サ ー ト さ れ ま す。 こ の 信 号 は、 user_clk と 同期す る 必要があ り 、 少な く と も user_clk の 1 ク ロ ッ ク サ イ ク ル間アサー ト さ れ る 必要があ り ます。 一般的に rx_reset へ接続 さ れます。 tx_channel_up 出力 Aurora 8B/10B チ ャ ネルの初期化が完了 し、 チ ャ ネルがデー タ 送 信 可 能 な 状 態 に な る と ア サ ー ト さ れ ま す。Aurora 8B/10B コ ア は、 tx_channel_up が ア サー ト さ れ る 前に デー タ を受信す る こ と はで き ません。 tx_lane_up[0:m–1](1) _{出力 サー ト さ れ ま す。 各ビ ッ ト がそれぞれの レ ーン を表 し てい}レ ーン の初期化が正常に完了す る と 、 各 レ ーン に対 し て ア ます (ア ク テ ィ ブ High)。 tx_hard_err 出力 ハー ド エ ラ ー を 検出 し た こ と を 示 し ま す。 ( ア ク テ ィ ブ Higih で、 Aurora 8B/10B コ アが リ セ ッ ト さ れ る ま でアサー ト さ れます)。 詳細は、68 ページの 「シ ンプ レ ッ ク ス コ アの エ ラ ー信号」 を参照 し て く だ さ い。 power_down 入力 ト ラ ン シ ーバー の パ ワ ー ダ ウ ン 入力 を 駆動 し ま す ( ア ク テ ィ ブ High)。 詳細は、 該当する ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 tx_system_reset 入力 Aurora 8B/10B コ ア を リ セ ッ ト し ます (ア ク テ ィ ブ High)。 少な く と も user_clk の 6 サ イ ク ル間アサー ト さ れる必要 があ り ます。 txp[0:m–1](1) _{出力 差動シ リ アル データ出力ピ ンの正側です。} txn[0:m–1](1) _{出力 差動シ リ アル データ出力ピ ンの負側です。} 注記 : 1. m は、 ト ラ ン シーバーの数です。

表 2-13 では、 シ ン プ レ ッ ク ス RX イ ン タ ーフ ェ イ ス の ス テー タ ス ポー ト と 制御ポー ト の機能について説明 し てい ま す。 詳細は、67 ページの 「シ ンプレ ッ ク ス コ ア」 を参照 し て く だ さ い。 表 2-13 : シ ン プ レ ッ ク ス RX コ アのステー タ ス ポー ト と 制御ポー ト 名前 方向 説明 rx_aligned 出力 RX モジ ュ ールが レ ーン の初期化を完了す る と アサー ト さ れます。 通常、 tx_aligned へ接続 さ れます。 rx_bonded 出力 RX モ ジ ュ ールがチ ャ ネル ボ ン デ ィ ン グ を 完了す る と ア サー ト さ れます。 シ ン グル レーン チ ャ ネルの場合は不要で す。 通常、 tx_bonded へ接続 さ れます。 rx_verify 出力 RX モ ジ ュ ールが検証を完了す る と アサー ト さ れ ま す。 通 常、 tx_verify へ接続 さ れます。 rx_reset 出力 RX モジ ュールが TX モジ ュールの初期化を再開する必要が あ る 場合にアサー ト さ れ ま す。 通常、 tx_reset へ接続 さ れます。 rx_channel_up 出力 Aurora 8B/10B チ ャ ネルの初期化が完了 し、 チ ャ ネルがデー タ 送 信 可 能 な 状 態 に な る と ア サ ー ト さ れ ま す。Aurora 8B/10B コ ア は、 rx_channel_up が ア サー ト さ れ る 前に デー タ を受信す る こ と はで き ません。 rx_lane_up[0:m–1](1) _出力 レ ーン の初期化が正常に完了す る と 、 各レ ーン に対 し て ア サー ト さ れ ま す。 各ビ ッ ト がそれぞれの レ ーン を表 し てい ま す (ア ク テ ィ ブ High)。 Aurora 8B/10B コ アは、 すべて の rx_lane_up 信号が High に遷移 し た後にデー タ を受信で き ます。 frame_err 出力 チ ャ ネルの フ レ ー ム/プ ロ ト コ ル エ ラ ーを検出 し た こ と を 示 し ます。ア ク テ ィ ブ High で 1 ク ロ ッ ク サ イ ク ル間アサー ト さ れます。 rx_hard_err 出力 ハー ド エ ラ ー を 検出 し た こ と を 示 し ま す。 ( ア ク テ ィ ブ Higih で、 Aurora 8B/10B コ アが リ セ ッ ト さ れ る ま でアサー ト さ れます)。 詳細は、68 ページの 「シ ンプ レ ッ ク ス コ アの エ ラ ー信号」 を参照 し て く だ さ い。 power_down 入力 GTP/GTX ト ラ ン シーバーのパ ワ ーダ ウ ン入力 を 駆動 し ま す (ア ク テ ィ ブ High)。 rx_system_reset 入力 Aurora 8B/10B コ ア を リ セ ッ ト し ます (ア ク テ ィ ブ High)。 少な く と も user_clk の 6 サ イ ク ル間アサー ト さ れる必要 があ り ます。 soft_err 出力 入力 さ れ る シ リ アル ス ト リ ーム に ソ フ ト エ ラ ーが検出 さ れた こ と を示 し ます。 詳細は、68 ページの 「シ ンプ レ ッ ク ス コ アのエ ラ ー信号」 を 参照 し て く だ さ い。(ア ク テ ィ ブ High で 1 サ イ ク ル ク ロ ッ ク 間アサー ト さ れます)。 rxp[0:m–1](1) _{入力 差動シ リ アル データ入力ピ ンの正側です。} rxn[0:m–1](1) _{入力 差動シ リ アル データ入力ピ ンの負側です。} 注記 : 1. m は、 ト ラ ン シーバーの数です。

2. シ ンプレ ッ ク ス パー ト ナーが タ イ マー ベース の場合で も 、 rx_aligned, rx_bonded、rx_verify、 お よ び

第 2 章 : 製品仕様

ト ラ ン シーバー イ ン タ ー フ ェ イ ス

こ の イ ン タ ーフ ェ イ ス には、GTP/GTX/GTH ト ラ ン シーバーのシ リ アル I/O ポー ト お よ び Aurora 8B/10B コ アの制御 ポー ト と ス テー タ ス ポー ト があ り ます。 こ の イ ン タ ーフ ェ イ ス は、 リ セ ッ ト 、 ループバ ッ ク 、 チ ャ ネル ボ ンデ ィ ン グ、 ク ロ ッ ク コ レ ク シ ョ ン、 パ ワーダ ウ ン な どの制御フ ァ ン ク シ ョ ンへのユーザー ア ク セ ス を提供 し ます。 チ ャ ネ ルの ス テー タ ス を示すス テー タ ス情報やエ ラ ー情報へ も こ こ か ら ア ク セ ス で き ます。表 2-14 では、 ト ラ ン シーバー のポー ト について説明 し てい ます。 表 2-14 : ト ラ ン シーバーのポー ト 名前 方向 説明 rxp[0:m–1](1) _{入力 差動シ リ アル デー タ入力ピ ンの正側です。} rxn[0:m–1](1) _{入力 差動シ リ アル デー タ入力ピ ンの負側です。} txp[0:m–1](1) _{出力 差動シ リ アル デー タ出力ピ ンの正側です。} txn[0:m–1](1) _{出力 差動シ リ アル デー タ出力ピ ンの負側です。} power_down 入力 ト ラ ン シーバーのパ ワーダ ウ ン入力を駆動 し ます (ア ク テ ィ ブ High)。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 loopback[2:0] 入力 ト ラ ン シーバーのループバ ッ ク ポー ト です。 ループバ ッ ク テ ス ト モー ド コ ン フ ィ ギ ュ レーシ ョ ンに関し ては、 該当する ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt_reset 入力 ト ラ ン シーバー用の非同期 リ セ ッ ト 信号です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 tx_resetdone_out 出力 ト ラ ン シーバーの txresetdone 信号です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 rx_resetdone_out 出力 ト ラ ン シーバーの rxresetdone 信号です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 tx_lock 出力 入力 さ れ る シ リ アル ト ラ ン シーバー refclk が ト ラ ン シーバー PLL に よ っ て ロ ッ ク さ れてい る こ と を示し ます。詳細は、 該当 す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 7 シ リ ーズおよび Zynq-7000 デバイ ス ト ラ ン シーバーの DRP ポー ト drpaddr_in 入力 DRP ア ド レ ス バス です。 詳細は、 該当する ト ラ ン シーバーの ユーザー ガ イ ド を参照 し て く だ さ い。 drpclk_in 入力 DRP イ ン ターフ ェ イ ス ク ロ ッ ク 詳細は、 該当する ト ラ ン シー バーのユーザー ガ イ ド を参照 し て く だ さ い。 drpdi_in 入力 FPGA ロ ジ ッ ク か ら ト ラ ン シーバーへ コ ン フ ィ ギ ュ レ ーシ ョ ン データ を書き込むためのデータ バス です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 drpdo_out 出力 ト ラ ン シーバーか ら FPGA ロ ジ ッ ク へ コ ン フ ィ ギ ュ レーシ ョ ン データ を読み出すためのデータ バス です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 drpen_in 入力 DRP の イ ネーブル信号です。詳細は、該当する ト ラ ン シーバー のユーザー ガ イ ド を参照 し て く だ さ い。 drprdy_out 出力 DRP 書 き 込み処理が完了 し、 読み出 し デー タ が有効であ る こ と を示 し ま す。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 drpwe_in DRP の書き込みイ ネーブルです。詳細は、該当する ト ラ ン シー

7 シ リ ーズおよび Zynq-7000 デバイ ス ト ラ ン シーバーのデバ ッ グ ポー ト gt<lane>_txpostcursor_in 入力 ト ラ ン ス ミ ッ タ ーのポ ス ト カー ソ ル TX プ リ エ ン フ ァ シ ス を 指定 し ます。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_txprecursor_in 入力 ト ラ ン ス ミ ッ タ ーのプ リ カー ソ ル TX プ リ エ ン フ ァ シ ス を指 定 し ます。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_txchardispmode_in 入力 TXDATA のエ ン コ ー ド 時、 txchardispval を使用 し て強制 的に正 ま たは負の ラ ン ニ ン グ デ ィ ス パ リ テ ィ を送信す る 場合 は、 こ のポー ト を High に設定 し ます。 通常の ラ ン ニン グ デ ィ ス パ リ テ ィ を使用す る 場合は、Low に設定 し ます。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_txchardispval_in 入力 txchardispmode と 共 に 使用 し て ラ ン ニ ン グ デ ィ ス パ リ テ ィ を指定 し ます。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_txdiffctrl_in 入力 ド ラ イ バーの強度を指定 し ます。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_txmaincursor_in 入力 TX_MAINCURSOR_SEL 属性が 1'b1 に設定 さ れてい る場合、メ イ ン カー ソ ルの係数を直接設定 し ます。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_txpolarity_in 入力 出力デー タ の極性の反転には、 txpolarity ポー ト が使用 さ れます。 • 0 : 反転 し ない。 TXP は正、 TXN は負。 • 1 : 反転する。 TXP は負、 TXN は正。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_tx_buf_err_out 出力 TX バ ッ フ ァ ーの ス テー タ ス です。 txbufstatus[1] が こ の ポー ト に接続 さ れます。 デ ュ プ レ ッ ク ス お よ び TX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 gt<lane>_rxlpmhfhold_in 入力 1'b1 に設定する と 、 現在の高周波ブース ト 値が保持さ れます。 1'b0 に設定する と 、 高周波ブース ト 値が適用 さ れます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能で、7 シ リ ーズ FPGA GTP ト ラ ン シーバーにのみ適用で き ま す。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を 参照 し て く だ さ い。 表 2-14 : ト ラ ン シーバーのポー ト (続き) 名前 方向 説明

第 2 章 : 製品仕様 gt<lane>_rxlpmlfhold_in 入力 1'b1 に設定する と 、 現在の低周波ブース ト 値が保持さ れます。 1'b0 に設定する と 、 低周波ブース ト 値が適用 さ れます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能で、7 シ リ ーズ FPGA GTP ト ラ ン シーバーにのみ適用で き ま す。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を 参照 し て く だ さ い。 gt<lane>_rxlpmen_in 入力 RX デー タ パス • 0 : DFE • 1 : LPM デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能で、7 シ リ ーズ FPGA GTX および GTH ト ラ ン シーバーに のみ適用で き ま す。 詳細は、 該当す る ト ラ ン シーバーのユー ザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rxcdrovrden_in 入力 予約済みです。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能で、7 シ リ ーズ FPGA GTX および GTH ト ラ ン シーバーに のみ適用で き ま す。 詳細は、 該当す る ト ラ ン シーバーのユー ザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rxcdrhold_in 入力 CDR 制御ループを停止状態に保持 し ます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rxdfelpmreset_in 入力 DFE の リ セ ッ ト シーケ ン ス を 開始す る た め、 こ の ポー ト は High 駆動 さ れた後デ ィ アサー ト さ れます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能で、7 シ リ ーズ FPGA GTX および GTH ト ラ ン シーバーに のみ適用で き ま す。 詳細は、 該当す る ト ラ ン シーバーのユー ザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rxmonitorout_out 出力 GTX ト ラ ン シーバー : • RXDFEVP[6:0] = RXMONITOROUT[6:0] • RXDFEUT[6:0] = RXMONITOROUT[6:0] • RXDFEAGC[4:0] = RXMONITOROUT[4:0] GTH ト ラ ン シーバー : • RXDFEVP[6:0] = RXMONITOROUT[6:0] • RXDFEUT[6:0] = RXMONITOROUT[6:0] • RXDFEAGC[3:0] = RXMONITOROUT[4:1] デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能で、7 シ リ ーズ FPGA GTX および GTH ト ラ ン シーバーに のみ適用で き ま す。 詳細は、 該当す る ト ラ ン シーバーのユー ザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rxmonitorsel_in 入力 rxmonitorout[6:0] の信号を選択 し ます。 • 2'b00 : 予約済み • 2'b01 : AGC ループを選択 • 2'b10 : UT ループを選択 • 2'b11 :VP ループを選択 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能で、7 シ リ ーズ FPGA GTX および GTH ト ラ ン シーバーに のみ適用で き ま す。 詳細は、 該当す る ト ラ ン シーバーのユー ザー ガ イ ド を参照 し て く だ さ い。 表 2-14 : ト ラ ン シーバーのポー ト (続き) 名前 方向 説明

gt<lane>_eyescanreset_in 入力 EYESCAN の リ セ ッ ト シーケ ン ス を開始す る ため、 こ のポー ト は High 駆動 さ れた後デ ィ アサー ト さ れます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_eyescandataerror_out 出力 COUNT ま たは ARMED ス テー ト の と き に (マ ス ク さ れていな い) エ ラ ーが発生する と 、 rec_clk の 1 サ イ ク ル間 High にな り ます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_eyescantrigger_in 入力 ト リ ガー イベン ト を発生 さ せます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rxbyteisaligned_out 出力 カ ン マ検出お よ び リ ア ラ イ メ ン ト 回路か ら の信号であ り 、パ ラ レル データ ス ト リ ームが、 カ ンマ検出に従っ てバ イ ト 境界に 適切に揃え ら れてい る と き に High にな り ます。 • 0 : パ ラ レル データ ス ト リ ームがバ イ ト 境界に揃え ら れて いない • 1 : パ ラ レル データ ス ト リ ームがバ イ ト 境界に揃え ら れて い る デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rxcommadet_out 出力 カ ン マ ア ラ イ メ ン ト ブ ロ ッ ク で カ ン マが検出 さ れ る と 、 ア サー ト さ れます。 こ の信号は、FPGA RX イ ン ターフ ェ イ ス で カ ン マが使用可能 と な る 数サ イ ク ル前にアサー ト さ れます。 • 0 : カ ンマは未検出 • 1 : カ ンマを検出 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rx_disp_err_out 出力 High の場合、 rxdata の対応する バ イ ト がデ ィ スパ リ テ ィ エ ラ ーであ る こ と を示 し ます。 ト ラ ン シーバーの rxdisperr ピ ンが こ のポー ト に接続 さ れます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 gt<lane>_rx_not_in_table_out 出力 High の場合、 rxdata の対応する バ イ ト が 8B/10B テーブルの 有効な キ ャ ラ ク タ ーでな か っ た こ と を示 し ま す。 ト ラ ン シー バーの rxnotintable ピ ンが こ のポー ト に接続 さ れます。 デ ュ プ レ ッ ク ス お よ び RX のみシ ン プ レ ッ ク ス の場合に利用 可能です。 詳細は、 該当す る ト ラ ン シーバーのユーザー ガ イ ド を参照 し て く だ さ い。 表 2-14 : ト ラ ン シーバーのポー ト (続き) 名前 方向 説明