LC01707PLF CMOS LSI FM IC Semiconductor Components Industries, LLC, 2013 September, 2013

http://onsemi.jp

LC01707PLF

概要

LC01707PLF は FM FE, IF, IF-Filter, PLL, FM-DEMO, LPF を内蔵した車載 FM 多重用チューナ IC で

ある。1 チップにて FM 多重用チューナを開発できる。PND に搭載できる小型 FM 多重用チューナが構

成できる。

機能

・FM 多重専用 FM チューナ IC

・LNA を内蔵

・イメージ減衰複素 BPF 内蔵

・Wide/Narrow Band AGC 内蔵

・Narrow Band IF AGC 内蔵

・イメージキャンセル採用

・FM 検波回路に DLL 検波方式を採用、調整が不要である。

・I

2

_{C BUS で制御できる BUS 制御チューナ IC である。}

・キャリア除去用 LPF 内蔵

・外付け部品点数が少ない。

絶対最大定格/Ta=25℃

項目

記号

条件

定格値

unit

電源電圧

_{VDD max}

4.3

V

最大入力電圧

_{VDD H}

4.3

V

最大出力電圧

_{VDD L}

4.3

V

許容損出

Pd max

Ta≦85℃

700

mV

動作周囲温度

Topr

-40∼85

℃

保存温度

Tstg

-55∼150

℃

最大接合部温度

Tj max

150

℃

※実装基板：80mm×70mm×1.6mm ガラスエポキシ両面実装基板

動作電源電圧範囲

項目

記号

条件

定格値

unit

電源電圧範囲

_VDD

絶対最大定格を超えないこと

3.0∼3.6

V

推奨電源電圧

_VDD

3.3

V

CMOS LSI

FM多重用チューナIC

最大定格を超えるストレスは、デバイスにダメージを与える危険性があります。最大定格は、ストレス印加に対してのみであり、推奨動作条件を超えての機能 的動作に関して意図するものではありません。推奨動作条件を超えてのストレス印加は、デバイスの信頼性に影響を与える危険性があります。

電気特性/Ta=25℃, VDD=3.3V, fc=83MHz, VIN=60dBμVEMF, fm=1kHz,

Audio filter: HPF=100Hz, LPF=15 kHz

主要レジスタ設定：IF AGC(02h)=6(110), RF AGC(00h)=0(0000)

DLL デモジュレータゲイン(09h)=1(01)、モノマルチセンタ(09h)=7(0111)

仕様

項目

記号

条件

min

typ

max

unit

実用感度1(S/N30dB)

SN30

22.5kHz dev, fm=1kHz,

S/N=30dB入力レベル

12

20

dB

_μEMF

実用感度2(S/N10dB)

SN10

7.5kHz dev, fm=76kHz,

S/N=10dB入力レベル ※1

27

dB

_μEMF

SN比1

SN1

22.5kHz dev, fm=1kHz

34

44

dB

SN比2

SN2

7.5kHz dev, fm=76kHz ※1

21

dB

全高調波歪率1

THD_1

22.5kHz dev, fm=1kHz

0.5

%

全高調波歪率2

THD_2

75.0kHz dev, fm=1kHz

0.5

%

AM抑圧比

AMR

AM 30% mod

34

44

dB

イメージ除去比

IMR

22.5kHz dev, fm=1kHz

32

dB

オーディオ出力レベル1

ADO1

7.5kHz dev, fm=1kHz ※1

26

39

70

mVrms

オーディオ出力レベル2

ADO2

7.5kHz dev, fm=76kHz ※1

15

23

41

mVrms

消費電流

_IDD

無信号入力

106

170

mA

※1：Audio filter: HPF=100Hz, LPF=OFF

外形図

unit:mm (typ)

3408

SANYO : VQFN44K(6.0X6.0)

6.0

6.

0

0.

85

M

A

X

0.

0 N

O

M

(0

.8

)

TOP VIEW

SIDE VIEW

SIDE VIEW

BOTTOM VIEW

(4.0)

(4

.0

)

0.

5

44

1

1

2

2

(1.0)

0.4

0.16

応用回路例（定数は暫定）

*本 IC は、推奨発振回路部にコルピッツ発振回路を使用している。25PIN と電源及び GND ライン間で

の寄生容量により、発振余裕度が低下するので、基板レイアウト設計の際には注意すること。

*本 IC の推奨発振動作は、IC と水晶振動子と基板レイアウトの複合条件により発振余裕度が変化する。

よって IC 単体で、発振動作を保証するものではない。

*本 IC は、システム上、FM 帯域周波数の信号(ローカル発振の 4 分周信号)を使用しており、この信号

が AMT 端に漏れ込む。品質上問題となる場合には、ANT 端子経路にアイソレーションを備えること。

使用部品

Component

Parameter

Value

Type

Supplier

L1/L2

Local OSC coil

2.7nH

C2012H-2N7D-RD

SAGAMI

L3

Differential input coil

120nH

C2012C-R12G-RC

SAGAMI

SMD-49

KDS

AT-49

KDS

EXS00A-A01145

NDK

X1

Crystal

7.2MHz

NAGC

LIM

DEMO

Freq.Count +

-37

36

39

38

LPF

41

40

43

42

44

35

34

N_AGC

W_AGC

MIX I

MIX Q

injection

DIV

IF

AGC

IF

AGC

LNA

1

2

3

4

5

6

7

8

9

10

11

19

20

17

18

15

16

13

14

12

21

22

33

32

31

30

29

28

27

26

25

24

23

C BANK

MIX I

MIX Q

DIV

BPF

I/F

LOCK

DET

PD CP

REF

COUNT

PROG

COUNT

X_TAL

Freq.Count 1.8MHz f0:600kHz f0:1.2MHz 0.22 F WAGC 10nF VSS NC NC VDD

+

0.022 F 0.68 F 22 F VDD VSS 27pF 47pF LNA_P LNA_N L3 : 120nH 100pF NC NC VSS CP VDD VDD 0.022 F 0.022 F VSS L1 : 2.7nH L2 : 2.7nH NC NC NC NC VSS DEVAR 10pF 100pF XTAL SD NC NC NC INT SCL SDA VDD 7.2MHz 18pF COM 0.022 F GND NC NC NC NC DEMCO 56pF

LPFI DEMCO LPFO 220pF 0.22 F Decoder VDD SMETER 0.022 F 0.68 F

端子説明

端子 No.

端子名

I/O

端子説明

1

NAGC

O

ナローバンド AGC 検波容量接合端子

2

WAGC

O

ワイドバンド AGC 検波容量接合端子

3

_VSS

P

IF 用 GND 端子

4

NC

-

内部回路未接続

5

NC

-

内部回路未接続

6

_VDD

P

LNA 用電源端子

7

LNA_P

I

LNA+入力端子

8

_VSS

P

LNA 用 GND 端子

9

LNA_N

I

LNA-入力端子

10

NC

-

内部回路未接続

11

NC

-

内部回路未接続

12

_VSS

P

1

st

_{ミキサ用 GND 端子}

13

CP

O

PLL チャージポンプ容量接続端子

14

_VDD

P

1

st

_{ミキサ用電源端子}

15

_VDD

P

ローカル発振用電源端子

16

LO_1

O

ローカル発振用インダクタ接続端子

17

_VSS

P

ローカル発振用 GND 端子

18

LO_2

O

ローカル発振用インダクタ接続端子

19

NC

-

内部回路未接続

20

NC

-

内部回路未接続

21

NC

-

内部回路未接続

22

NC

-

内部回路未接続

23

DEVAR

I

デバイスアドレス設定端子

24

_VSS

P

PLL_ロジック用 GND 端子

25

XTAL

I

水晶共振子接続端子（クロック入力端子）

26

SD

O

ステーションディテクタ端子

27

NC

-

内部回路未接続

28

NC

-

内部回路未接続

29

NC

-

内部回路未接続

30

INT

O

テスト端子

31

SCL

I

シリアル・データ・クロック入力

32

SDA

I

シリアル・データ入出力

33

_VDD

P

PLL_ロジック用電源端子

34

SMETER

O

S メータ出力

35

_VDD

P

IF 用電源端子

36

LPFO

O

復調出力（帯域制限後）

37

DEMOO

O

復調出力

38

LPFI

I

復調信号入力端子

39

DEMOC

O

復調検波用容量接続端子

40

NC

-

内部回路未接続

41

NC

-

内部回路未接続

42

NC

-

内部回路未接続

43

NC

-

内部回路未接続

44

GND

P

GND 端子

端子機能

端子 No.

端子名

機能

等価回路

1

NAGC

ナローバンド AGC 検波容量接合端子

1

VDD

VDD

2

WAGC

ワイドバンド AGC 検波容量接合端子

2

VDD

VDD

3

_VSS

IF 用 GND 端子

4

NC

内部回路未接続

5

NC

内部回路未接続

6

_VDD

LNA 用電源端子

7

8

9

LNA_P

VSS

LNA_N

LNA+入力端子

LNA 用 GND 端子

LNA-入力端子

9

VDD

VDD

VDD

7

10

NC

内部回路未接続

11

NC

内部回路未接続

12

VSS

1

st

_{ミキサ用 GND 端子}

13

CP

PLL チャージポンプ容量接続端子

13

VDD

VDD

VDD

14

VDD

1

st

_{ミキサ用電源端子}

15

VDD

ローカル発振用電源端子

次ページに続く。

前ページより続く。

端子 No.

端子名

機能

等価回路

16

17

18

LO_1

VSS

LO_2

ローカル発振用インダク

タ接続端子

ローカル発振用 GND 端子

ローカル発振用インダク

タ接続端子

16

VDD

17

Cap Bank Cap Bank

VDD

18

To Pin13

19

NC

内部回路未接続

20

NC

内部回路未接続

21

NC

内部回路未接続

22

NC

内部回路未接続

23

DEVAR

デバイスアドレス設定端

子

23

VDD

VDD

24

VSS

PLL_ロジック用 GND 端子

25

XTAL

水晶共振子接続端子（ク

ロック入力端子）

25

VDD

VDD

20pF

10pF

5pF

26

30

SD

INT

ステーションディテクタ

端子

テスト端子

26

VDD

VDD

30

27

NC

内部回路未接続

28

NC

内部回路未接続

29

NC

内部回路未接続

次ページへ続く。

前ページより続く。

端子 No.

端子名

機能

等価回路

31

SCL

シリアル・データ・クロック入

力

31

VDD

VDD

32

SDA

シリアル・データ入出力

32

VDD

33

VDD

PLL_ロジック用電源端子

34

SMETER

S メータ出力

34

VDD

VDD

35

VDD

IF 用電源端子

36

LPFO

復調出力（帯域制限後）

36

VDD

VDD

4pF

37

DEMOO

復調出力

37

VDD

VDD

20.4pF

1pF

次ページへ続く。

前ページより続く。

端子 No.

端子名

機能

等価回路

38

LPFI

復調信号入力端子

38

VDD

1pF

+

-39

DEMOC

復調検波用容量接続端子

₃₉

VDD

VDD

40

NC

内部回路未接続

41

NC

内部回路未接続

42

NC

内部回路未接続

43

NC

内部回路未接続

44

GND

GND 端子

44

(Pin_3)

VSS

VSS

VSS

VSS

VSS

(Pin_8) (Pin_12) (Pin_17) (Pin_24)

通信仕様

通信仕様を以下に示す。

Serial Interface (I

2

_{C-bus): シリアルインターフェース(I}

2

_C-bus)

シリアル・データ・ライン(SDA)、シリアル・クロック・ライン(SCL)の 2 本のバス・ラインで構成

される I

2

_{C-bus によって送受信を行う。8 ビットの双方向シリアル・データ転送を最高 400kbit/s（フ}

ァースト・モード）で行うことが可能である。Hs モードには対応していない。

※ソフトウェア・リセット・コマンドは、II

2

_{C-bus フォーマットに非対応コマンドとなる。}

I

2

_{C で使用される用語}

I

2

_{C では下記用語が定義されている。}

用語

説明

トランスミッタ

データをバスに送信するデバイス

レシーバ

データをバスから受信するデバイス

マスタ

データ転送を開始し、クロック信号を生成し、データ転送を終了するデバイス

スレーブ

マスタからアドレスを指定されるデバイス

「スタート」条件と「ストップ」条件

データ通信の始まりには「スタート」条件が、終わりには「ストップ」条件が必ず必要となる。

SCL が

H

のときに SDA ラインが

H

から

L

に変化する状況を「スタート」条件と呼ぶ。また、

SCL が

H

のときに SDA ラインが

L

から

H

に変化する状況を「ストップ」条件と呼ぶ。

データ転送

SDA ラインに出力される各バイトの長さは必ず 8 ビットになる。各バイトの後にはアクノリッジ・

ビットが必要になる。データは最上位ビット(MSB)から順に送信される。

データ転送では、「スタート」条件(S)の後、スレーブのアドレスが送信される。データ転送は必ず

マスタが生成する「ストップ」条件(P)によって終了する。

SDA

SCL

S

P

SDA

SCL

D7 D6 D1 D0 P Sr 1 2 7 Sr or P S or Sr 8 9 1 2 3-8 9 SDA SCL

アクノリッジ（受信確認）

マスタによってアクノリッジ用クロック・パルスが生成された場合、トランスミッタは SDA ライン

を開放する（SDA ラインは

H

状態になる）。レシーバはデータを 1 バイト(8 ビット)受信するご

とにアクノリッジ・クロック・パルスが

H

状態の時に、SDA ラインを

L

にする。マスタがレ

シーバとなる場合、スレーブから送信されたデータの終わりにアクノリッジをしないことでマスタ

はスレーブにデータの終わりを知らせる。

ソフトウェア・リセット

通信中断（マイコンのリセット等）が発生した場合、下記信号を入力することで、通常の通信が可

能となる。

*ソフトウェア・リセットは通信中断後に通信可能状態に戻すための信号で、レジスタ設定がリセッ

トされることはない。

*ソフトウェア・リセット・コマンドは、II

2

_{C-bus フォーマットに非対応コマンドとなる。}

S

1

2

8

9

SDA

SCL

S

1

2

7

8

9

Sr

P

Electrical Specification and Timing for I/O Stages

バス・ラインの特性

FAST-MODE

項目

記号

最小値

最大値

単位

SCL=100kHz の

場合(例)

SCL クロック周波数

fSCL

400

kHz

100

SDA、SCL 立下り時間

t1

20+0.1Cb

300

ns

SDA、SCL 立上り時間

t2

20+0.1Cb

300

ns

SCL

H

時間

t3

0.6

_μs

3

SCL

L

時間

t4

1.3

_μs

7

「スタート」条件保持時間

t5

0.6

_μs

10

データ保持時間 I

2

_{C バス・デバイス用}

_t6

_0.3

_μs

データ・セットアップ時間

t7

0.1

_μs

3

「ストップ」条件セットアップ時間

t8

0.6

_μs

10

「ストップ」「スタート」間バスフリー時間

t9

1.3

_μs

20

「スタート」条件セットアップ時間

t10

0.6

_μs

バス・ライン容量性負荷

Cb

400

pF

シリアルインターフェース電圧レベル VDD：通信バス電圧

項目

最小値

最大値

単位

High レベル入力電圧

_0.7VDD

_VDD

V

Low レベル入力電圧

0.0

_0.3VDD

V

High レベル出力電圧(オープン・ドレイン)

_{VDD ※2}

V

Low レベル出力電圧(オープン・ドレイン)

0.0

_0.2VDD

V

※2：High レベル出力電圧はオープン・ドレインがハイインピーダンス状態となる。

ドレインは VDD にプルアップしているため、電圧= VDD となる。

t1 t10 t5

START

condition

t4 t2 t6 t3 t7 t1 t2

SD

SC

t9 t8

STOP

condition

1 バイト内の各ビット定義

1)スレーブ・アドレス

スレーブ・アドレスはチップ固有の 7 ビットの固定アドレス

1110000

or

1110001

と 8 ビット

目のデータ方向ビット(R/W)で構成される。このデータ方向ビットが

0

であれば送信(書込

み)、

1

であれば受信(読み込み)を行う。DEVAR=1 で固定アドレスは

1110001

、DEVAR=0 で固

定アドレスは

1110000

に設定される。

R/W

BIT

READ

1

WRITE

0

2)レジスタ・アドレス

内部レジスタは全部で 34 個のため、MSB 側に設定された 2 ビットのデータは無効となる。

6bit 使用しているので、64 アドレスは受け付けるがレジスタとして使用するのは 34 個である。

3)レジスタ・データ

各レジスタのデータは 8 ビットで構成されている。

1/0

R/W

MSB

1

1

1

0

0

0

LSB

A1

A0

MSB

0

0

A5

A4

A3

A2

LSB

D1

D0

MSB

D7

D6

D5

D4

D3

D2

LSB

コマンドフォーマット

1)個別レジスタ・データ書き込み

2)個別レジスタ・データ読み込み

S

1

1

1

0

0

0

1/0

0

0

0

0

1/0

1/0

1/0

1/0

1/0

1/0

0

SDA

START condition

Slave address

ACK

Register address

ACK

1/0

1/0

1/0

1/0

1/0

1/0

0

1/0

1/0

P

Register data

ACK STOP condition

From master to slave

From slave to master

Write

Invalid address

S

1

1

1

0

0

0

1/0

0

0

0

0

1/0

1/0

1/0

1/0

1/0

1/0

0

SDA

START condition

Slave address

ACK

Register address

ACK

1/0

1/0

1/0

1/0

1/0

1/0

1

1/0

1/0

P

Register data

NACK STOP

condition

From master to slave

From slave to master

Write

Invalid address

Sr

1

1

1

0

0

0

1/0

1

0

Read

Repeated

START condition

レジスタマップ(1)

※HEX 値は初期設定値(default) 未使用 BIT

ﾚｼﾞｽﾀｱﾄﾞﾚｽ BIT ﾋﾞｯﾄ名 機能 BIT 動作 Read/Write ﾊﾞｲﾅﾘ値 hex 値

7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 SD_SL[2] R/W 0 5 SD_SL[1] R/W 0 4 SD_SL[0] SD レベル検出設定 0:DRS0 1:DRS1 2:DRS2 3:DRS3 4:DRS4 5:DRS5 6:DRS6 7:DRS7 R/W 0 3 DWAG[3] R/W 0 2 DWAG[2] R/W 0 1 DWAG[1] R/W 0 00h 0 DWAG[0] ワイドバンド AGC レベル設定 0:15.6mVp-p 1:31.3mVp-p 2:46.9mVp-p 3:62.5mVp-p 4:78.1mVp-p 5:93.8mVp-p 6:109.4mVp-p 7:125.0mVp-p 8:140.6mVp-p 9:156.3mVp-p 10:171.9mVp-p 11:187.5mVp-p 12:203.1mVp-p 13:218.8mVp-p 14:234.4mVp-p 15:250.0mVp-p R/W 0 h’00 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 未使用なため入力データ値により動作に影響は受けることは無い。 0 2 未使用なため入力データ値により動作に影響は受けることは無い。 0 1 IMSD_SL[1] 0 01h 0 IMSD_SL[0] 未使用 未使用なため入力データ値により動作に影響は受けることは無い。 0 h’00 7 CLKIN Xtal コルピッツ電流設定 1:通常電流 0:電流倍（使用時には、1:通常電流で使用すること） R/W 1 6 DLOCKSEL LOCKDET 出力波形選択 1:比較回数 6 0:比較回数 3 R/W 0 5 DFSEL[1] R/W 0 4 DFSEL[0] 位相比較周波数選択 0:100kHz 1:50kHz 2:50kHz 3:25kHz R/W 1

3 ENPE 全体回路 イネーブル 1:ON 0:OFF（全回路 OFF） R/W 1

2 DNGA[2] R/W 0 1 DNGA[1] R/W 0 02h 0 DNGA[0] ナローバンド AGC レベル設定 0:35mVp-p 1:111mVp-p 2:187mVp-p 3:263mVp-p 4:339mVp-p 5:415mVp-p 6:491mVp-p 7:567mVp-p （設定値 0 又は 1 の場合、MSK=4%でエラーにならない。注意すること） R/W 1 h’99

7 ENCPLEVEL チャージポンプレベル比較 イネーブル 1:ON 0:OFF R/W 1

6 DENPRO プログラムカウンター イネーブル 1:ON 0:OFF R/W 1

5 DENPD 位相比較 イネーブル 1:ON 0:OFF R/W 1

4 DENCP チャージポンプ イネーブル 1:ON 0:OFF R/W 1

3 DENREF S メータ イネーブル 1:ON 0:OFF R/W 1

2 DENXTAL X_TAL イネーブル 1:ON 0:OFF R/W 1

1 DENDEMO デモジュレータ イネーブル 1:ON 0:OFF R/W 1

03h

0 ENFST 複素 BPF ブロック、IF AGC ブロック イネーブル 1:ON 0:OFF R/W 1

h’FF

7 DENLEBELDET キャパシタバンク制御回路 イネーブル 1:ON 0:OFF R/W 0

6 ENRFMIX RFMIX イネーブル 1:ON 0:OFF R/W 1

5 ENFLPF IF LPF イネーブル 1:ON 0:OFF R/W 1

4 ENDET W_AGC,N_AGC ブロック イネーブル 1:ON 0:OFF R/W 1

3 ENLNA LNA ブロック イネーブル 1:ON 0:OFF R/W 1

2 DENSMETER リファレンス カウンター イネーブル 1:ON 0:OFF R/W 1

1 DLOEN ローカル発振 イネーブル 1:ON 0:OFF R/W 1

04h

0 DENPLL PLL ブロック イネーブル 1:ON 0:OFF R/W 1

h’7F 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 未使用なため入力データ値により動作に影響は受けることは無い。 0 2 未使用なため入力データ値により動作に影響は受けることは無い。 0

1 DNBAGC RF AGC 検出選択(ナローバンド AGC) 1:ON 0:OFF R/W 1

05h

0 DWBAGC RF AGC 検出選択(ワイドバンド AGC) 1:ON 0:OFF R/W 1

h’03 7 DF0OSC[7] R/W 1 6 DF0OSC[6] R/W 0 5 DF0OSC[5] R/W 0 4 DF0OSC[4] R/W 0 3 DF0OSC[3] R/W 0 2 DF0OSC[2] R/W 0 1 DF0OSC[1] R/W 0 06h 0 DF0OSC[0] キャパシタバンク 値 基準時定数設定用発振周波数調整 R/W 0 h’80 7 DBPFO[7] R/W 1 6 DBPFO[6] R/W 0 5 DBPFO[5] R/W 0 4 DBPFO[4] R/W 0 3 DBPFO[3] R/W 0 2 DBPFO[2] R/W 0 1 DBPFO[1] R/W 0 07h 0 DBPFO[0] キャパシタバンク 値 複素 BPFFO 調整 R/W 0 h’80

レジスタマップ(2)

※HEX 値は初期設定値(default) 未使用 BIT

ﾚｼﾞｽﾀｱﾄﾞﾚｽ BIT ﾋﾞｯﾄ名 機能 BIT 動作 Read/Write ﾊﾞｲﾅﾘ値 hex 値

7 D2BPF[7] R/W 1 6 D2BPF[6] R/W 0 5 D2BPF[5] R/W 0 4 D2BPF[4] R/W 0 3 D2BPF[3] R/W 0 2 D2BPF[2] R/W 0 1 D2BPF[1] R/W 0 08h 0 D2BPF[0] キャパシタバンク 値 2nd _{IF BPF f0 調整} R/W 0 h’80 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 DDEMOG[1] R/W 0 4 DDEMOG[0] DLL デモジュレータ ループゲイン設定 R/W 1 3 DMONOC[3] R/W 0 2 DMONOC[3] R/W 1 1 DMONOC[3] R/W 1 09h 0 DMONOC[3] モノマルチセンタ設定 R/W 1 h’17 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 未使用なため入力データ値により動作に影響は受けることは無い。 0 2 未使用なため入力データ値により動作に影響は受けることは無い。 0 1 ENIMRSSI Xtal ｺﾙﾋﾟｯﾂｿｰｽﾌｫﾛﾜ ﾄﾗﾝｼﾞｽﾀｻｲｽﾞ設定 1:通常サイズ 0:倍サイズ（使用時には 1:通常サイズで使用すること） R/W 1 0Ah

0 DIQC 複素 BPF ｲﾝｼﾞｪｸｼｮﾝ切り替え 1:lower 0:upper R/W 0

h’02 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 DBL[6] R/W 1 5 DBL[5] R/W 0 4 DBL[4] R/W 0 3 DBL[3] R/W 0 2 DBL[2] R/W 0 1 DBL[1] R/W 0 0Bh 0 DBL[0] IQ バランス調整 R/W 0 h’40 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 DCP1REF[3] R/W 1 2 DCP1REF[2] R/W 0 1 DCP1REF[1] R/W 1 0Ch 0 DCP1REF[0]

チャージポンプ出力電流値設定 0:0.1mA 1:0.2mA 2:0.3mA 3:0.4mA 4:0.5mA 5:0.6mA 6:0.7mA 7:0.8mA 8:0.9mA A:1mA B:1.1mA C:1.2mA D:未使用 E:未使用 F:未使用 R/W 0 h’0A 7 DPCNT_L[7] R/W * 6 DPCNT_L[6] R/W * 5 DPCNT_L[5] R/W * 4 DPCNT_L[4] R/W * 3 DPCNT_L[3] R/W * 2 DPCNT_L[2] R/W * 1 DPCNT_L[1] R/W * 0Dh 0 DPCNT_L[0] 分周数 N 値（下位 8BIT） 分周数 N 値= ((4×受信周波数)±(4×1ST_{IF 周波数))/} (4×チャンネル ステップ周波数) *1ST _{IF 周波数は 1.2MHz} R/W * h’** 7 DPCNT_H[7] R/W * 6 DPCNT_H[6] R/W * 5 DPCNT_H[5] R/W * 4 DPCNT_H[4] R/W * 3 DPCNT_H[3] R/W * 2 DPCNT_H[2] R/W * 1 DPCNT_H[1] R/W * 0Eh 0 DPCNT_H[0] 分周数 N 値(上位 8bit) R/W * h’** 7 DCBANK_L[7] R/W 0 6 DCBANK_L[6] R/W 0 5 DCBANK_L[5] R/W 0 4 DCBANK_L[4] R/W 0 3 DCBANK_L[3] R/W 0 2 DCBANK_L[2] R/W 0 1 DCBANK_L[1] R/W 0 0Fh 0 DCBANK_L[0] 局発キャパシタバンク設定(下位 8bit) R/W 0 h’00

レジスタマップ(3)

※HEX 値は初期設定値(default) 未使用 BIT

ﾚｼﾞｽﾀｱﾄﾞﾚｽ BIT ﾋﾞｯﾄ名 機能 BIT 動作 Read/Write ﾊﾞｲﾅﾘ値 hex 値

7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 未使用なため入力データ値により動作に影響は受けることは無い。 0 2 未使用なため入力データ値により動作に影響は受けることは無い。 0 1 未使用なため入力データ値により動作に影響は受けることは無い。 0 10h 0 DCBANK_H[8] 局発キャパシタバンク設定(上位 1bit) R/W 1 h’00 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 DCBEN 未使用 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 DLOALC[3] R/W 1 2 DLOALC[2] R/W 1 1 DLOALC[1] R/W 1 11h 0 DLOALC[0] 局発発振レベル設定 R/W 1 h’00 7 未使用なため入力データ値により動作に影響は受けることは無い。 0

6 DENIFCOUNT 周波数カウンタ(アナログブロック) イネーブル 1:ON 0:OFF R/W 0

5 DENF0OSC f0 検出発振回路 イネーブル 1:ON 0:OFF R/W 0

4 DENIFEREQ ロジック部 リファレンスクロック イネーブル 1:ON 0:OFF R/W 0

3 未使用なため入力データ値により動作に影響は受けることは無い。 0 2 DSCTCOUNT[2] R/W 0 1 DSCTCOUNT[1] R/W 0 12h 0 DSCTCOUNT[0] カウント周波数選択 0:未使用 1:IF 周波数 2:プリスケーラ周波数 3:プリスケーラ周波数 4:f0 検出発振周波数 5:f0 検出発振周波数 6:未使用 7:IF 周波数 R/W 0 h’99 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 未使用なため入力データ値により動作に影響は受けることは無い。 0 2 CTE カウントスタートトリガ 1:ON(周波数カウンタスタート) 自動で 0 になる R/W 0 1 G1[1] R/W 0 13h 0 G1[0] 周波数カウンタ ゲートタイム選択 0:4ms 1:8ms 2:32ms 3:64ms R/W 1 h’FF 7 LOFQ_L[7] R * 6 LOFQ_L[6] R * 5 LOFQ_L[5] R * 4 LOFQ_L[4] R * 3 LOFQ_L[3] R * 2 LOFQ_L[2] R * 1 LOFQ_L[1] R * 14h 0 LOFQ_L[0] LO_COUNT 値(下位 8bit) 測定周波数=counter 値/GT[ms] R * h’7F 7 LOFQ_H[7] R * 6 LOFQ_H[6] R * 5 LOFQ_H[5] R * 4 LOFQ_H[4] R * 3 LOFQ_H[3] R * 2 LOFQ_H[2] R * 1 LOFQ_H[1] R * 15h 0 LOFQ_H[0] LO_COUNT 値(上位 8bit) R * h’03 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 COUNTSEL 未使用 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 LOCKDETSEL 未使用 未使用なため入力データ値により動作に影響は受けることは無い。 1 3 LOCKDET_DIG 未使用 未使用なため入力データ値により動作に影響は受けることは無い。 0

2 LOCKDET LOCK 検出 1:LOCK 0:UNLOCK R/W 0

1 PHLEVEL[1] R/W 0 16h 0 PHLEVEL[0] チャージポンプ電圧レベル検出 0:0.5V 以下 1:0.5V∼2.8V 3:2.8V 以上 R/W 0 h’80 7 未使用なため入力データ値により動作に影響は受けることは無い。 * 6 未使用なため入力データ値により動作に影響は受けることは無い。 * 5 未使用なため入力データ値により動作に影響は受けることは無い。 * 4 未使用なため入力データ値により動作に影響は受けることは無い。 * 3 IMRSSI[3] R * 2 IMRSSI[2] R * 1 IMRSSI[1] R * 17h 0 IMRSSI[0] リセット検出回路 0:リセット 1:リセット解除 R * h’80

レジスタマップ(4)

※HEX 値は初期設定値(default) 未使用 BIT

ﾚｼﾞｽﾀｱﾄﾞﾚｽ BIT ﾋﾞｯﾄ名 機能 BIT 動作 Read/Write ﾊﾞｲﾅﾘ値 hex 値

7 未使用なため入力データ値により動作に影響は受けることは無い。 6 DRS[6] R * 5 DRS[5] R * 4 DRS[4] R * 3 DRS[3] R * 2 DRS[2] R * 1 DRS[1] R * 18h 0 DRS[0] S メータ検出レベル DNGA(02H)設定で検出範囲を変更可能 R * h’** 7 IFCOUNT_L[7] R * 6 IFCOUNT_L[6] R * 5 IFCOUNT_L[5] R * 4 IFCOUNT_L[4] R * 3 IFCOUNT_L[3] R * 2 IFCOUNT_L[2] R * 1 IFCOUNT_L[1] R * 19h 0 IFCOUNT_L[0] IF カウント値(下位 8bit) 2nd _{IF 周波数測定結果} R * h’** 7 IFCOUNT_H[7] R * 6 IFCOUNT_H[6] R * 5 IFCOUNT_H[5] R * 4 IFCOUNT_H[4] R * 3 IFCOUNT_H[3] R * 2 IFCOUNT_H[2] R * 1 IFCOUNT_H[1] R * 1Ah 0 IFCOUNT_H[0] IF カウント値(上位 8bit) R * h’** 7 IMCOUNT_L[7] R * 6 IMCOUNT_L[6] R * 5 IMCOUNT_L[5] R * 4 IMCOUNT_L[4] R * 3 IMCOUNT_L[3] R * 2 IMCOUNT_L[2] R * 1 IMCOUNT_L[1] R * 1Bh 0 IMCOUNT_L[0] 未使用 未使用なため入力データ値により動作に影響は受けることは無い。 R * h’** 7 IMCOUNT_H[7] R * 6 IMCOUNT_H[6] R * 5 IMCOUNT_H[5] R * 4 IMCOUNT_H[4] R * 3 IMCOUNT_H[3] R * 2 IMCOUNT_H[2] R * 1 IMCOUNT_H[1] R * 1Ch 0 IMCOUNT_H[0] 未使用 未使用なため入力データ値により動作に影響は受けることは無い。 R * h’** 7 F0_L[7] R * 6 F0_L[6] R * 5 F0_L[5] R * 4 F0_L[4] R * 3 F0_L[3] R * 2 F0_L[2] R * 1 F0_L[1] R * 1Dh 0 F0_L[0] f0 検出発振周波数カウント値(下位 8bit) 基準時定数設定用周波数測定結果 R * h’** 7 F0_H[7] R * 6 F0_H[6] R * 5 F0_H[5] R * 4 F0_H[4] R * 3 F0_H[3] R * 2 F0_H[2] R * 1 F0_H[1] R * 1Eh 0 F0_H[0] f0 検出発振周波数カウント値(上位 8bit) R * h’** 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 未使用なため入力データ値により動作に影響は受けることは無い。 0 4 未使用なため入力データ値により動作に影響は受けることは無い。 0 3 未使用なため入力データ値により動作に影響は受けることは無い。 0 2 DOUTSEL TEST 用レジスタ このレジスタはテストモードにしないため、 0 を入力すること R/W 0 1 DCNTEST TEST 用レジスタ R/W 1 1Fh 0 DOUTTEST TEST 用レジスタ R/W 0 h’02

次ページへ続く。

前ページより続く。

※HEX 値は初期設定値(default) 未使用 BIT

ﾚｼﾞｽﾀｱﾄﾞﾚｽ BIT ﾋﾞｯﾄ名 機能 BIT 動作 Read/Write ﾊﾞｲﾅﾘ値 hex 値

7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 ERR2 局発キャパシタバンク制御エラーフラグ 2 R/W 0 5 ERR1 局発キャパシタバンク制御エラーフラグ 1 R/W 0 4 DCOSEL2 局発キャパシタバンク値切り替え 1:キャパシタバンク制御値 0:I2_{C 入力値 R/W 0} 3 DCOSEL1 局発キャパシタバンク制御処理切り替え 1:逐次比較後補正処理有り 0:逐次比較後補正処理無し R/W 1 2 DCOSEL0 局発キャパシタバンク制御処理切り替え(微細調整) 1:微細調整処理有り 0:微細調整処理無し R/W 0 1 DWAITSEL[1] R/W 1 20h 0 DWAITSEL[0] 局発キャパシタバンク調整後 PLL 動作確認ウエイト 時間 0:200μs 1:400μs 2:800μs 3:1600μs R/W 0 h’00 7 未使用なため入力データ値により動作に影響は受けることは無い。 0 6 未使用なため入力データ値により動作に影響は受けることは無い。 0 5 DENINT TEST 用レジスタ このレジスタはテストモードにしないため、 0 を入力すること R/W 0 4 MASKSEL TEST 用レジスタ R/W 0 3 LOSEL TEST 用レジスタ R/W 1 2 INTPH TEST 用レジスタ R/W 0 1 INTIM TEST 用レジスタ R/W 1 21h 0 INTLO TEST 用レジスタ R/W 0 h’00 7 TESTSEL[2] TEST 用レジスタ R/W 0 6 TESTSEL[1] TEST 用レジスタ R/W 0 5 TESTSEL[0] TEST 用レジスタ R/W 0

4 DSW PLL ループフィルタ ON/OFF 1:ON 0:OFF R/W 1

3 TIMESEL2[1] R/W 0 2 TIMESEL[0] 局発キャパシタバンク制御補正回路動作クロック設 定 0:200μs 1:400μs 2:800μs 3:1600μs R/W 1 1 TIMESEL[1] R/W 0 22h 0 TIMESEL[0] 局発キャパシタバンク制御逐次比較制御動作クロッ ク設定 0:10μs 1:20μs 2:40μs 3:80μs R/W 1 h’03

SD 端子仕様

SD 電圧レベル VDD：電源電圧

項目

最小値

最大値

単位

High レベル出力電圧

_VDD-0.8

_VDD

V

Low レベル出力電圧

0

0.4

V

リセット仕様 (参考値)

ハードリセット

電源投入時、POWER ON RESET 回路により、ハードリセットされる。リセット解除時間は電源電圧が

2.2V を越えてから 400msec 以内に解除される。また、アサート期間は電源電圧が 100mV 以下の期間

が 800msec 以上にアサートとなる。

2.2V

3.3V

0.1V

3.3V

ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知 的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。

www.onsemi.com/site/pdf/Patent-Marking.pdf.

SCILLCは通告なしで、本書記載の製品の変更を行うことがあります。SCILLCは、いかなる特定の目的での製品の適合性について保証しておらず、また、お客様 の製品において回路の応用や使用から生じた責任、特に、直接的、間接的、偶発的な損害に対して、いかなる責任も負うことはできません。SCILLCデータシー トや仕様書に示される可能性のある「標準的」パラメータは、アプリケーションによっては異なることもあり、実際の性能も時間の経過により変化する可能性がありま す。「標準的」パラメータを含むすべての動作パラメータは、ご使用になるアプリケーションに応じて、お客様の専門技術者において十分検証されるようお願い致しま す。SCILLCは、その特許権やその他の権利の下、いかなるライセンスも許諾しません。SCILLC製品は、人体への外科的移植を目的とするシステムへの使用、生命維持を 目的としたアプリケーション、また、SCILLC製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず、また、 これらを使用対象としておりません。お客様が、 このような意図されたものではない、 許可されていないアプリケーション用にSCILLC製品を購入または使用した場合 、 たとえ、SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても、 そのような意図せぬ使用、 また未許可の使用に関連した死傷等から、直接 、 又は間接的に生じるすべてのクレーム、費用、損害、経費、および弁護士料などを、お客様の責任において補償をお願いいたします。また、SCILLCとその役員、従業員、

ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number

of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC’s product/patent coverage may be accessed at

www.onsemi.com/site/pdf/Patent-Marking.pdf. SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no

warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the

application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental

damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual

performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical

experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use

as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in

which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for

any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors

harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or

death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the

part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.