(7) テレビジョン同期信号発生装置 日本コロムビア株式会社 原雅光 §1 前言 これはElctronicsの1950年5月号にG. Zahanisにより書かれた“Television Synchroniging Generater”の紹介である。この装置の動作上の特徴として は次の事があげられる。 (i)調整部分が殆どないこと 普通の同期信号発生器では数十のvariohmがついて ゐるがこの装置では主発振器の発振コイルを除いては可 度部分が全然ない (ii)同期信号を構成するパルスの位相、巾、数等は回路の構造 で決められて仕舞う 即遅延回路(delay line)と組合はされた二進計数系 (binary‐counter system)で決められる。 (iii)動作は極めて安定である テレビジョンの同期信号は複雑な形をなして居り、その 安定な動作は不可欠であるが、特にこの装置ではデリケ ートな均衡部分なく又位相関係も回路の形で正確に決 められるから後で調整の必要がない。 電源の変動に対しても充分安定である 又回路上の特徴としては (i)真空管数が相当に多い。此の設計に当つては敢へて所要真 空管の数を減ずる努力は拂はれていない。この例では電源 を含めて全部で93本もの真空管を使つてあつて普通の設 計になるものより約20本も多いが之は安定性が良いこと ヽ調整の必要がないという利点で充分補はれる。 (7) テレビジョン同期信号発生装置 日本コロムビア株式会社 原雅光 §1 前言 これはElctronicsの1950年5月号にG. Zahanisにより書かれた“Television Synchroniging Generater”の紹介である。この装置の動作上の特徴として は次の事があげられる。 (i)調整部分が殆どないこと 普通の同期信号発生器では数十のvariohmがついて ゐるがこの装置では主発振器の発振コイルを除いては可 度部分が全然ない (ii)同期信号を構成するパルスの位相、巾、数等は回路の構造 で決められて仕舞う 即遅延回路(delay line)と組合はされた二進計数系 (binary‐counter system)で決められる。 (iii)動作は極めて安定である テレビジョンの同期信号は複雑な形をなして居り、その 安定な動作は不可欠であるが、特にこの装置ではデリケ ートな均衡部分なく又位相関係も回路の形で正確に決 められるから後で調整の必要がない。 電源の変動に対しても充分安定である 又回路上の特徴としては (i)真空管数が相当に多い。此の設計に当つては敢へて所要真 空管の数を減ずる努力は拂はれていない。この例では電源 を含めて全部で93本もの真空管を使つてあつて普通の設 計になるものより約20本も多いが之は安定性が良いこと ヽ調整の必要がないという利点で充分補はれる。
(8)
(ii)31.5KCのmain oscillatorとA.F.C. cetを除いて は他の真空管はすべてswitchとしてだけ仂く.即陽極電 流がsaturateしてゐるがcut‐offかの2つの状態の伺 れかでしか仂いていない (iii)各stageの間には暖衝用のbuffer tubeが多く使はれ てゐる。 (iv)同期信号、帰線消去信号、駆動信号(driving signal) の前線及後線はdelay lineに依て正確に決められ固有の 安定さを持つ。又同期及帰線消去信号の垂直成分の巾は31.5 KCの主発振器よりとり出した一定数のpips間の巾で固定 される。その正確な数はbinary counterで決められる。 この同期信号発生機の出力信号はすべて回路中のC‐R time constantや電荷蓄積回路には無関係にして只加へら れるパルスだけに関係し云はヾ計算器の様な仂きをする。 §2.回路の説明 具体的な説明に入るまへに本装置の特徴であるdelay lineとEccles Jordan回路及Elip‐Flop発振回路に つき説明する。 2.1 delay line 各種のパルスの位相関係や巾を決定する基本になるもの でその関係は第1図の如くなつてゐる。 この設計法は色々の文献に出てゐるが只此の場合特に必要 な要件はpipsの急峻さを保持する為high cut‐off freq なること(2MC以上)及lossが少いことである。即 6L6級の真空管の出力を(約70V位)inputに入れた 時その出力のpipは15V位出ることが必要である。 (8)
(ii)31.5KCのmain oscillatorとA.F.C. cetを除いて は他の真空管はすべてswitchとしてだけ仂く.即陽極電 流がsaturateしてゐるがcut‐offかの2つの状態の伺 れかでしか仂いていない (iii)各stageの間には暖衝用のbuffer tubeが多く使はれ てゐる。 (iv)同期信号、帰線消去信号、駆動信号(driving signal) の前線及後線はdelay lineに依て正確に決められ固有の 安定さを持つ。又同期及帰線消去信号の垂直成分の巾は31.5 KCの主発振器よりとり出した一定数のpips間の巾で固定 される。その正確な数はbinary counterで決められる。 この同期信号発生機の出力信号はすべて回路中のC‐R time constantや電荷蓄積回路には無関係にして只加へら れるパルスだけに関係し云はヾ計算器の様な仂きをする。 §2.回路の説明 具体的な説明に入るまへに本装置の特徴であるdelay lineとEccles Jordan回路及Elip‐Flop発振回路に つき説明する。 2.1 delay line 各種のパルスの位相関係や巾を決定する基本になるもの でその関係は第1図の如くなつてゐる。 この設計法は色々の文献に出てゐるが只此の場合特に必要 な要件はpipsの急峻さを保持する為high cut‐off freq なること(2MC以上)及lossが少いことである。即 6L6級の真空管の出力を(約70V位)inputに入れた 時その出力のpipは15V位出ることが必要である。
(9) (第1図) (9) (第1図)
(10) 第1図 遅延回路ノ各tapト波形ノ関係 2.2 Eccles‐Jordan回路 binary‐counterとして使はれてゐるもので第2図の 如きものである。之はLifschutg+Lawsonの回路 として放射線の計数に使はれてゐるものと同様なもので 2個の真空管は一方がpalte cur. saturationのとき は他方はcut offの状態にあり外部から加へられるパル ス等の刺戦によりその状態が交互に変り為にその出力は入 力信号に対し1/2に逓減された波形となる 第2図 Eccles‐Jordan circuit (10) 第1図 遅延回路ノ各tapト波形ノ関係 2.2 Eccles‐Jordan回路 binary‐counterとして使はれてゐるもので第2図の 如きものである。之はLifschutg+Lawsonの回路 として放射線の計数に使はれてゐるものと同様なもので 2個の真空管は一方がpalte cur. saturationのとき は他方はcut offの状態にあり外部から加へられるパル ス等の刺戦によりその状態が交互に変り為にその出力は入 力信号に対し1/2に逓減された波形となる
(11)
2.3 Flip‐Flop Oscillator
回路例を第3図に示す。この場合もV1、V2は一方がplate cur saturationの時は他方はcut offで夫々positive のon signal及off signalに依て制御される。 始めV1 saturate,V2 cut offの状態にある時正の on signalが来るとV2のgrid電圧が上りそのplate curが流れる。するとV2のplateは電圧降下を来し従 つてV1のgridも降下してV1のplate curは減少 する。之によつてV1のplate電圧従つてV2のgrid 電圧は更に正方向に高くなり、此の循環により急激にV1 はcut offの状態に、又V2はsaturationの状態に なつて停止する。これについで再びon‐signalが来ても 状態に変化はないがpositiveのoff‐signalがV2の plateに加へられる逆にV2がcut offにV1が saturationの状態になる。 第3図 Flip‐Flop Oscillator (11) 2.3 Flip‐Flop Oscillator 回路例を第3図に示す。この場合もV1、V2は一方がplate cur saturationの時は他方はcut offで夫々positive のon signal及off signalに依て制御される。 始めV1 saturate,V2 cut offの状態にある時正の on signalが来るとV2のgrid電圧が上りそのplate curが流れる。するとV2のplateは電圧降下を来し従 つてV1のgridも降下してV1のplate curは減少 する。之によつてV1のplate電圧従つてV2のgrid 電圧は更に正方向に高くなり、此の循環により急激にV1 はcut offの状態に、又V2はsaturationの状態に なつて停止する。これについで再びon‐signalが来ても 状態に変化はないがpositiveのoff‐signalがV2の plateに加へられる逆にV2がcut offにV1が saturationの状態になる。 第3図 Flip‐Flop Oscillator
(12)
第4図はその基本動作を示した図でdelay lineのtapを 変へればそれに応じた正確な位相と巾の信号が得られる。実 際の回路ではOFF ON pipがF‐F oscillatorに入るのは Keying signalに依て制御されKeying用真空管が第 4図のスヰツチの代りに仂く
第4図
Keying signalは予め決められた要件に従ひF‐F osc. パレスの時間的位置及巾を制御する様に仂く。かくて delay lineより時間的に異った種々のpipsをとり出し、 それに種々のKeying waveでKeyして使ふことに依て 1つのF‐F oscillatorにより複雑な矩形波よりでき上つ てゐる波形も希望通りに発生させることが出来るのである。 oscillatorがいくつか連続したONやOFFのpipを受 ける場合には各groupの第1番目のpipだけが有効な仂 きをする。又このF‐F oscにより作られるパルスはKeying (12) 第4図はその基本動作を示した図でdelay lineのtapを 変へればそれに応じた正確な位相と巾の信号が得られる。実 際の回路ではOFF ON pipがF‐F oscillatorに入るのは Keying signalに依て制御されKeying用真空管が第 4図のスヰツチの代りに仂く
第4図
Keying signalは予め決められた要件に従ひF‐F osc. パレスの時間的位置及巾を制御する様に仂く。かくて delay lineより時間的に異った種々のpipsをとり出し、 それに種々のKeying waveでKeyして使ふことに依て 1つのF‐F oscillatorにより複雑な矩形波よりでき上つ てゐる波形も希望通りに発生させることが出来るのである。 oscillatorがいくつか連続したONやOFFのpipを受 ける場合には各groupの第1番目のpipだけが有効な仂 きをする。又このF‐F oscにより作られるパルスはKeying
(13) signalの前線、後線の時間的誤差(普通10μs order) には無関係である。 2.4.同期信号の合成 第6図は一つのF‐F oscillatorに適当にKeyされた pipsを加へることにより完全な同期信号を発生するし方 を示している。第5図のKeying Wave Gは3つの主な 垂直Keying Wave A B Cと組合はされてKeying tubeのK8を仂かせtap 3から来たpipsを第7 図(a)の如くpassさせてF‐F ascをONの状態 にする。即A B Cの期間には2H(H:line freq. 31.5KC)の割合で、又それ以外の機関にはG信号の為 Hの割合でpipが通過する。かくてtap 3が同期信号 のすべての前線を決めることになる。同様に後線はそれに 応じたOFF pipを加へてやれば良い。同期信号の水平 成分には3つの基本になる巾がある。即第1図に図示す る様に 等化パルス巾………2.25μs 水平同期パルス………4.5μs 垂直同期切込巾………4.5μs の3つであるが之等はdelay lineのtap 3を基準に して夫々tap 4、5及1で決められ第6図のKeyer K9、K10及Amp A4で〓択される。 即AとCのKeying signalを組合はせたものを K9に加へてやると第7図(b)の如くtap 4から来たpip は前後の等化パルス期間にのみOFF pipとして通過する。 水平同期の巾はB期間以外には常に仂いてゐる様な Keyer K10を通りtap 5から来たpipをF‐F Oscill atorに加へOFFにする(第7図(c))此の場合第7図 (13) signalの前線、後線の時間的誤差(普通10μs order) には無関係である。 2.4.同期信号の合成 第6図は一つのF‐F oscillatorに適当にKeyされた pipsを加へることにより完全な同期信号を発生するし方 を示している。第5図のKeying Wave Gは3つの主な 垂直Keying Wave A B Cと組合はされてKeying tubeのK8を仂かせtap 3から来たpipsを第7 図(a)の如くpassさせてF‐F ascをONの状態 にする。即A B Cの期間には2H(H:line freq. 31.5KC)の割合で、又それ以外の機関にはG信号の為 Hの割合でpipが通過する。かくてtap 3が同期信号 のすべての前線を決めることになる。同様に後線はそれに 応じたOFF pipを加へてやれば良い。同期信号の水平 成分には3つの基本になる巾がある。即第1図に図示す る様に 等化パルス巾………2.25μs 水平同期パルス………4.5μs 垂直同期切込巾………4.5μs の3つであるが之等はdelay lineのtap 3を基準に して夫々tap 4、5及1で決められ第6図のKeyer K9、K10及Amp A4で〓択される。 即AとCのKeying signalを組合はせたものを K9に加へてやると第7図(b)の如くtap 4から来たpip は前後の等化パルス期間にのみOFF pipとして通過する。 水平同期の巾はB期間以外には常に仂いてゐる様な Keyer K10を通りtap 5から来たpipをF‐F Oscill atorに加へOFFにする(第7図(c))此の場合第7図
(14) より分る如くA、B、C期間以外でのみ有効に仂き水平同期 の後線を決める。何故なればB、C期間にはtap 4か ら来たpips(b)により既にOFFになつてゐる状態だ から重ねてこのOFF pipが来ても何の仂きもしないので ある。 垂直同期切込みの後線は普通の増巾段A4を通りtap 1 より来たOFF pipにより決められる(d)このOff pip は常に印加されてゐるが第7図より分る如く他にOff pipの存在しない垂直同期期間のみ有効に仂き、それ以 外はF‐F osc.が既にOffになつてゐる時に印加され るだけであるから仂作には関係ない。 かやうにしてF‐F oscillatorで作られた完全な同期信号 は剪断回路にかけて上下の高さを揃へ約4Vの振巾にし て6AG7のCathodeよりとり出される。 (14) より分る如くA、B、C期間以外でのみ有効に仂き水平同期 の後線を決める。何故なればB、C期間にはtap 4か ら来たpips(b)により既にOFFになつてゐる状態だ から重ねてこのOFF pipが来ても何の仂きもしないので ある。 垂直同期切込みの後線は普通の増巾段A4を通りtap 1 より来たOFF pipにより決められる(d)このOff pip は常に印加されてゐるが第7図より分る如く他にOff pipの存在しない垂直同期期間のみ有効に仂き、それ以 外はF‐F osc.が既にOffになつてゐる時に印加され るだけであるから仂作には関係ない。 かやうにしてF‐F oscillatorで作られた完全な同期信号 は剪断回路にかけて上下の高さを揃へ約4Vの振巾にし て6AG7のCathodeよりとり出される。
(15)
第5図 回路、各点ニ於ル波形ノ関係 (15)
(16)
第6図 同期信号合成ノ系統図 (16)
(17) 第7図 KeyサレタON・OFF Pips (○印pipsノミ有効) (17) 第7図 KeyサレタON・OFF Pips (○印pipsノミ有効)
(18)
2.5 帰線消去信号の合成
帰線消去信号も同様にして合成される。但ON pipと してはtap 2よりとり出したものを使いOFF pipとし てはtap 6よりとり出したものを使う
従つてtap 2‐tap 3間の時間(1.25μs)front porch tap5‐tap 6間の時間(3.75μs)back porch となる。第9図について説明するとK8をKeyする合成 Keying signalは同時にK7もKeyしtap 2から 来たON pipをF‐F oscillatorに供給する OFF pipとしてはdelay lineのtap 6からとり 出したpipを使い映像期間だけにKey onされる。即 Keyer K6に加へられるKeying sig. Fは垂直帰線消去 期間にはこのtap 6から来たOFF pipsをKey out し必要な垂直線消去信号を作る。 こヽでON pipがないので最初のpip だけが有意義に仂くだけである。 (18) 2.5 帰線消去信号の合成 帰線消去信号も同様にして合成される。但ON pipと してはtap 2よりとり出したものを使いOFF pipとし てはtap 6よりとり出したものを使う
従つてtap 2‐tap 3間の時間(1.25μs)front porch tap5‐tap 6間の時間(3.75μs)back porch となる。第9図について説明するとK8をKeyする合成 Keying signalは同時にK7もKeyしtap 2から 来たON pipをF‐F oscillatorに供給する OFF pipとしてはdelay lineのtap 6からとり 出したpipを使い映像期間だけにKey onされる。即 Keyer K6に加へられるKeying sig. Fは垂直帰線消去 期間にはこのtap 6から来たOFF pipsをKey out し必要な垂直線消去信号を作る。
こヽでON pipがないので最初のpip だけが有意義に仂くだけである。
(19)
第9図 同期信号発生装置全系統図 (19)
(21)
2.6. driving signalの発生
送像装置の偏向その他に使はれるdrivign signalは 前と同様に水平、垂直別々のF‐F oscillatorで作られ る。即水平driving signalを作るにはtap 3より来 たpipをKeying signal GでKeyしてON pip を供給しtap 5よりとり出したpipをAmp A3を通 してOFF pipとして使へばよい。
又、垂直のdriving signalは同じくtap 3のpip をS signalでKeyしたものをON pipとして使 ひ、又signal EでKeyされたtap 5のpipを OFFとして使ふ。第8図で分る様に之等両groupの中 最初のpipだけが前後線を決める。 第8図 diriving signalの発生 (○印pipノミ有効) (21) 2.6. driving signalの発生 送像装置の偏向その他に使はれるdrivign signalは 前と同様に水平、垂直別々のF‐F oscillatorで作られ る。即水平driving signalを作るにはtap 3より来 たpipをKeying signal GでKeyしてON pip を供給しtap 5よりとり出したpipをAmp A3を通 してOFF pipとして使へばよい。
又、垂直のdriving signalは同じくtap 3のpip をS signalでKeyしたものをON pipとして使 ひ、又signal EでKeyされたtap 5のpipを OFFとして使ふ。第8図で分る様に之等両groupの中 最初のpipだけが前後線を決める。
第8図 diriving signalの発生 (○印pipノミ有効)
(22) 2.7 31.5KC pipsの発生 このpipは普通の位相検波回路とリアクタンス変調回 路とにより周波数制御された主発振器より作られる。即こ の主発振器のsine wave出力をclippした後で微分 して急峻なpipsになほし約75Vの正極性のpips にして遅延回路に加へる 2.8 60 cycle毎のパルスの検出 所要の各種の垂直Keying signalを作るのはすべて Eccles‐Jordan circuitを使つてある故只31.5KC のpipから525本目毎のパルスを迸出して加へればよ い。それには第9図の如く、31.5K.Cのpipを適 当に組合はされたbinary counterで順次に逓減して 60〓の短形波を作る。之を微分してtap 8から来た 31.5KCのpipをKeyしてやれば525本目毎のパ ルスを検出できる(第5図V信号) この場合binary counterをそのまヽn段組合はせ たのでは2n分の一に逓減されるが〓段の出力を適当に feed backしてやると、その分だけ計数が進むことにな り奇数分の一にすることが出来る(第10図動作例) この場合には31.5KCを3つのgroupに分け夫々1/7、 1/5、1/15に逓減せしめて60〓のパルスを出す様にな つてゐる。 2.9 各種のKeying signalの発生 必要な各種のkeying signalは31.5KCのpip 及び60サイクルのパルスから夫々次の如くにして作られ る。 2.91 Keying signal G tap 8よりとり出された2Hのpipsをbinary (22) 2.7 31.5KC pipsの発生 このpipは普通の位相検波回路とリアクタンス変調回 路とにより周波数制御された主発振器より作られる。即こ の主発振器のsine wave出力をclippした後で微分 して急峻なpipsになほし約75Vの正極性のpips にして遅延回路に加へる 2.8 60 cycle毎のパルスの検出 所要の各種の垂直Keying signalを作るのはすべて Eccles‐Jordan circuitを使つてある故只31.5KC のpipから525本目毎のパルスを迸出して加へればよ い。それには第9図の如く、31.5K.Cのpipを適 当に組合はされたbinary counterで順次に逓減して 60〓の短形波を作る。之を微分してtap 8から来た 31.5KCのpipをKeyしてやれば525本目毎のパ ルスを検出できる(第5図V信号) この場合binary counterをそのまヽn段組合はせ たのでは2n分の一に逓減されるが〓段の出力を適当に feed backしてやると、その分だけ計数が進むことにな り奇数分の一にすることが出来る(第10図動作例) この場合には31.5KCを3つのgroupに分け夫々1/7、 1/5、1/15に逓減せしめて60〓のパルスを出す様にな つてゐる。 2.9 各種のKeying signalの発生 必要な各種のkeying signalは31.5KCのpip 及び60サイクルのパルスから夫々次の如くにして作られ る。 2.91 Keying signal G tap 8よりとり出された2Hのpipsをbinary
(23)
counter E Jzzに加へることによりその半分の周波数H (15.750KC)の矩形波として作り出される。 2.92 keying signal E及F
525本目毎のパルスVはEJ11に加へられて之を ONにし、EJ11がONになるとKeyer Kzも同時に Key ONされtap 7よりとり出したpipsが通過させら れる。このpipsは1/6及1/8に逓減する2つのgroup counter-EJ12、EJ13、EJ14及びEJ15、EJ16、EJ17 -を仂かせて48本の時間を計数する。 このEJ17の出力はEJ11に加へられてOFFにして垂直 帰線消去信号の後線を決め、同時にK2、EJ12‐EJ17の stageは全部動作を停止し、これを60サイクル毎に繰 返す。かくてEJ11でKeying signal Fが作られ EJ17ではE signalが発生させられる。 第10図 binary‐counterの動作 (23) counter E Jzzに加へることによりその半分の周波数H (15.750KC)の矩形波として作り出される。 2.92 keying signal E及F
525本目毎のパルスVはEJ11に加へられて之を ONにし、EJ11がONになるとKeyer Kzも同時に Key ONされtap 7よりとり出したpipsが通過させら れる。このpipsは1/6及1/8に逓減する2つのgroup counter-EJ12、EJ13、EJ14及びEJ15、EJ16、EJ17 -を仂かせて48本の時間を計数する。 このEJ17の出力はEJ11に加へられてOFFにして垂直 帰線消去信号の後線を決め、同時にK2、EJ12‐EJ17の stageは全部動作を停止し、これを60サイクル毎に繰 返す。かくてEJ11でKeying signal Fが作られ EJ17ではE signalが発生させられる。 第10図 binary‐counterの動作
(24) 2.93 Signal A、B、Cの発生 525本目毎のパルスVは同時にring counter(EJ18、 EJ19、EJ20)に加へられて之を始動し他方1/6の計数回路から の出力を加へることによりA、B、Cの信号が各stageに順 次にあらわれる。而もその各々の巾は31.5KCのpipsの6本 分づつにして且60サイクル毎に出る。A、B、Cを一巡する と次の始動パルスが来るまでは動作を停止する。 §.結言 Elip‐Flop oscillatorの 設計に当つて注意すべきことはsignalが来た時2μs 以内に新しい状態に転移し而もTransrentが消滅する様に高 い周波数にも充分応ずるように留意しなくてはならない。然らざ る場合には等化パルスの様に巾の狭い相隣接したONとOFF のsignalが来た時即応し得ないことになるからである。 電源に対する要求はさして苛酷ではない。150Vの低い陽極 電圧を使ふので部品の破損の危険が少ない。又C電源として別 に-150Vのものを使う 全陽極電流は約500mAである。敢へて安定化された電源 でなくても安定に仂くことがあるがA.C電源から入る不時の transientを避ける様にも安定化された電源を使ふ方が良い 使用真空管の概略は次の如くなつてゐる。
AFC及main oscillator 6H6, 6AC7, 6J6 pipのclipper. Amp. Output 6J6, 6L6 main counter cct. 6J6
Keying sig generator 6SN7, 6L7 Keying sig mixer 6SL7 F‐F oscのKyer 6L7 F‐F oscillator 6AG7 (24) 2.93 Signal A、B、Cの発生 525本目毎のパルスVは同時にring counter(EJ18、 EJ19、EJ20)に加へられて之を始動し他方1/6の計数回路から の出力を加へることによりA、B、Cの信号が各stageに順 次にあらわれる。而もその各々の巾は31.5KCのpipsの6本 分づつにして且60サイクル毎に出る。A、B、Cを一巡する と次の始動パルスが来るまでは動作を停止する。 §.結言 Elip‐Flop oscillatorの 設計に当つて注意すべきことはsignalが来た時2μs 以内に新しい状態に転移し而もTransrentが消滅する様に高 い周波数にも充分応ずるように留意しなくてはならない。然らざ る場合には等化パルスの様に巾の狭い相隣接したONとOFF のsignalが来た時即応し得ないことになるからである。 電源に対する要求はさして苛酷ではない。150Vの低い陽極 電圧を使ふので部品の破損の危険が少ない。又C電源として別 に-150Vのものを使う 全陽極電流は約500mAである。敢へて安定化された電源 でなくても安定に仂くことがあるがA.C電源から入る不時の transientを避ける様にも安定化された電源を使ふ方が良い 使用真空管の概略は次の如くなつてゐる。
AFC及main oscillator 6H6, 6AC7, 6J6 pipのclipper. Amp. Output 6J6, 6L6 main counter cct. 6J6
Keying sig generator 6SN7, 6L7 Keying sig mixer 6SL7 F‐F oscのKyer 6L7 F‐F oscillator 6AG7
(25) Clipper及out‐put 6AG7 第1図、第7図、第8図、第10図は説明の便宜上筆者に於 て書き添へたものである。この外原文には詳細な回路図が載 つてゐるから参照されたい。 --海外テレビジョンNEWS--RCAの單一受像管によるカラーテレビジョン 受像方式 日本コロムビア株式会社 山崎孝 前号の会報(28号)8頁にRCAで新天然色テレビジョン受 像管を完成したことが報告されたが、其の後“Electronico” June, 1950, “Television Engineering” May, 1950 其他に受像方式が発表されたので要点を紹介する。 受像管は既に紹介されたように電子銃1個のものと3個のも の2種類あつて、いづれも蛍光面は3原色の蛍光体が3角形に 配置された点状素面117,000個より成り、アルミニウムが metal backされ、更にそのうしろに蛍光素面に対応して 117,000個の孔があいた金属板が置かれてあり、電子ビーム が孔に入射する角度の差異によつて蛍光色が決るように孔と3 原色点状蛍光素面とは向い合はされている。(第1図) 第2図は3個の電子銃の受像管を使つた回路図で、3本の電 子ビームは静電集束されて各々、素面の亦面の赤、青、緑の蛍光体の 内1つだけを光らせるようになつている。3個の電子銃の制 御グリツドは並列に接続されて同時に映像信号が加えられるが、 (25) Clipper及out‐put 6AG7 第1図、第7図、第8図、第10図は説明の便宜上筆者に於 て書き添へたものである。この外原文には詳細な回路図が載 つてゐるから参照されたい。 --海外テレビジョンNEWS--RCAの單一受像管によるカラーテレビジョン 受像方式 日本コロムビア株式会社 山崎孝 前号の会報(28号)8頁にRCAで新天然色テレビジョン受 像管を完成したことが報告されたが、其の後“Electronico” June, 1950, “Television Engineering” May, 1950 其他に受像方式が発表されたので要点を紹介する。 受像管は既に紹介されたように電子銃1個のものと3個のも の2種類あつて、いづれも蛍光面は3原色の蛍光体が3角形に 配置された点状素面117,000個より成り、アルミニウムが metal backされ、更にそのうしろに蛍光素面に対応して 117,000個の孔があいた金属板が置かれてあり、電子ビーム が孔に入射する角度の差異によつて蛍光色が決るように孔と3 原色点状蛍光素面とは向い合はされている。(第1図) 第2図は3個の電子銃の受像管を使つた回路図で、3本の電 子ビームは静電集束されて各々、素面の亦面の赤、青、緑の蛍光体の 内1つだけを光らせるようになつている。3個の電子銃の制 御グリツドは並列に接続されて同時に映像信号が加えられるが、
