l n l l l

MSM7653 l

¡

電子デバイス

MSM7653

ディジタルビデオエンコーダ（NTSC/PAL対応）

n

_概要

MSM7653は、フルディジタル方式のNTSC/PALエンコーダで、ITU Rec.656またはITURBT601 フォーマットに準拠したディジタル画像データを入力することで、アナログコンポジットビデオ信号 とアナログSビデオ信号を出力します。走査方式はインタレース／ノンインタレースの選択が可能で す。 また、専用のオーバレイ端子を用意しているため、ビデオ信号に文字やグラフィックスデータを スーパーインポーズできます。 さらに、10bit DACを内蔵しているため、従来のアナログ方式エンコーダを使用した場合に比べ、 部品点数やボード占有面積、調整箇所が大幅に削減でき、ローコストで高精度なシステムを実現でき ます。 付加機能として、マクロヴィジョンRev.7.01(注1)(注2)_{、クローズドキャプション信号生成機能を用意} しています。 ホストインタフェースとしては、Philips社のI2_{C規格に準拠したホストインタフェースを提供します} ので、家電製品などへの組み込みの際のインターコネクトの削減がはかれます。

SSG（Synchronization Signal Generator）を内蔵していますので、マスタとしての動作も可能です。

n

_特長

l対応映像信号方式 ：NTSC/PAL l_{走査方式 ：インタレース／ノンインタレース（NTSC：262 line/PAL：312 line）} l_{入力ディジタルレベル ：ITU-601（CCIR601）準拠} l入出力タイミング ：ITU Rec.656またはITURBT624-4準拠 l入力信号サンプリング比 ：Y:Cb:Cr＝4:2:2 l_{サポートする入力フォーマット} ・ITU Rec.656 ・YCbCr 27MHzフォーマット（8bit入力） ・ITU-R601 13.5MHz（8bit（Y）＋8bit（CbCr）入力） l_{サンプリング周波数 ：27MHz} l_{SSG回路内蔵（CCIR Rec.656モード以外の動作時マスタとして動作可能）} l3ch 10bit DAC内蔵 l3ビットタイトル・グラフィックス表示可能 l_{カラーバー機能} l_I2_{C-busホストインタフェース機能} l3.3V単一電源（各I/O端子は5Vトレランス） lクローズドキャプション機能 l_{マクロヴィジョンRev.7.01対応} l_{パッケージ：} 56ピンプラスチックQFP（QFP56-P-910-0.65-2K）（製品名：MSM7653GS-2K） 作成：1999年 6月 前回作成：1998年 6月

n

_用途

l_DVD

l_{ディジタルVTR}

l_{セットトップボックス}

（注1） This device is protected by U.S. patent numbers 4631603, 4577216 and 4819098 and other intellectual property rights. The use of Macrovision Corporation's copy protection technology in the device must be authorized by Macrovision and is intended for home and other limited pay-per-view uses only, unless otherwise authorized in writing by Macrovision. Reverse engineering or disassembly is prohibited.

（注2） 本データシートでは、本LSIが提供するマクロビジョン社のアンチコピー機能を実現するため

のレジスタ設定方法については記述しておりません。 アンチコピー機能については別冊を参照して下さい。

MSM7653

l

3/36

Sync Generator & Timing Controller Prologue

Block

I2C Control logic Test Control logic

IPF Overlay Control YUV color Generator RESET_L Black & Blank Pedestal Interpolator + LPF Interpolator + LPF Color Burst Generator Y Level converter U Level converter V Level converter Anticopy Function Block Closed Caption Block OLC OLG OLB CD[7:0] CLKX2

MODE CLKX1O CLKSEL SCL SDA ADRS

Subcarrier Generator TENB TEST1 CVBSO MS SEL[2:1] BLANK_L HSYNC_L VSYNC_L YD[7:0] OLR DAC IPF DAC YA IPF IPF=Interpolation Filter CA DAC VREF FS OUTSEL COMP

n

_{端子接続（上面図）}

56ピンプラスチックQFP 1 56 55 54 53 52 51 50 49 48 47 46 45 44 43 15 16 17 18 19 20 21 22 23 24 25 26 27 28 DGND TEST1 TENB VREF FS COMP AGND CA AV DD CVBSO AGND YA AV DD DGND DGND YD0 YD1 YD2 YD3 YD4 YD5 NC YD6 YD7 BLANK_L HSYNC_L VSYNC_L DGND 2 3 4 5 6 7 8 9 10 11 12 13 14 42 41 40 39 38 37 36 35 34 33 32 31 30 29 DVDD MS SDA SCL ADRS RESET_L MODE OLC OLR OLG OLB CLKX1O OUTSEL DVDD DVDD SEL2 SEL1 CLKSEL CD0 CD1 CD2 CD3 CD4 CD5 CD6 CD7 CLKX2 DVDD  NC：未使用ピン

n

_端子説明

ピン番号 I/O 端子名 説  明 1 DVDD ディジタル3.3V電源 2 I MS 27MHzおよび13.5MHz YCbCr動作時のマスタ／スレーブ動作の切替え。 Pull down 3 I/O SDA I2Cインタフェースデータバス。 4 I SCL I2Cインタフェースクロックバス。 5 I ADRS I

2_{C-bus Slave address設定端子（"0" : 1001100／"1" : 1001110）。}

Pull down

6 I RESET_L システムリセット信号。極性は負。

7 I MODE 放送方式切替端子。"0" : NTSC／"1" : PAL Pull down

8 I OLC トランスペアレントコントロール信号。"1"でオーバーレイ信号を 表示。未使用時"0"固定 9 I OLR オーバーレイ・テキストカラー（Red成分）。未使用時"0"固定 10 I OLG オーバーレイ・テキストカラー（Green成分）。未使用時"0"固定 11 I OLB オーバーレイ・テキストカラー（Blue成分）。未使用時"0"固定 12 O CLKX1O 13.5MHz分周クロック出力端子

13 I OUTSEL 通常"0"固定。Pull down

14 DVDD ディジタル3.3V電源

15 DGND ディジタルGND

16 I/O VSYNC_L 垂直同期信号入出力端子（ITU656 : O、YCbCr : I/O ）。

極性は負。

17 I/O HSYNC_L 水平同期信号入出力端子（ITU656 : O、YCbCr : I/O）。

極性は負。 18 I BLANK_L コンポジットブランク信号、極性は負。（使用条件はP16を参照） 19, 20 I YD7∼YD6 8bitディジタル画像データ入力端子のMSB 2bit（ITU656および YCbCr 27MHzの場合）。レベルはITU-601に準拠。 8bitディジタル画像輝度信号入力端子のMSB 2bit（YCbCrの場合）。 レベルはITU-601に準拠。 YD7がMSBとなる。 21 NC 未接続 22∼27 I YD5∼YD0 8bitディジタル画像データ入力端子のLSB 6bit（ITU656および YCbCr 27MHzの場合）。レベルはITU-601に準拠。 8bitディジタル画像輝度信号入力端子のLSB 6bit（YCbCrの場合）。 レベルはITU-601に準拠。 YD0がLSBとなる。 28 DGND ディジタルGND 29 DVDD ディジタル3.3V電源 30 I CLKX2 クロック入力端子（27MHz）

31∼38 I/O CD7∼CD0 8bitディジタル画像色差信号データ入力端子（13.5MHz mode）。

レベルはITU-601準拠。ITU Rec. 656, 27MHz-YCbCr modeでは"0"固定。

ピン番号 I/O 端子名 説  明 47 I FS DACフルスケール調整端子。 48 I COMP DAC位相補正端子。 49 AGND アナログGND 50 O CA アナログ色差信号出力端子 51 AVDD アナログ3.3V電源 52 O CVBSO アナログコンポジット信号出力端子 53 AGND アナログGND 54 O YA アナログ輝度信号出力端子 55 AVDD アナログ3.3V電源 56 DGND ディジタルGND 43 DGND ディジタルGND

44 I TEST1 テスト用入力端子1。通常"0"固定（詳細設定はP.33参照）Pull down

45 I TENB テスト用入力端子2。通常"0"固定 Pull down

46 I/O VREF DAC用基準電圧

42 DVDD ディジタル3.3V電源

40 I SEL1 Enable端子。通常"0"固定。TEST1＝"0"時Sleep mode"1"

（詳細設定はP.33参照）

41 I SEL2 Interface select端子。ITU656 : "0"、YCbCr 27MHz : "1"

項  目 電源電圧 入力電圧 アナログ出力電流 消費電力 保存温度 記号 DVDD AVDD VI IO PW TSTG 条  件 ― ― DVDD＝3.3V ― ― ― 定格値 −0.3∼＋4.5 −0.3∼＋4.5 −0.3∼＋5.5 50 600 −55∼＋150 単位 V V mA mW ℃

n

_{推奨動作条件}

n

_{絶対最大定格}

項  目 電源電圧（*1） "L"レベル入力電圧 記号 DVDD AVDD VIH VIL 条  件 ― ― ― ― Typ. 3.3 3.3 ― ― 単位 V V V 動作温度1 Ta1 DVDD＝AVDD＝3.3V 25 ℃ Min. 3.0 3.0 2.2 ― 0 Max. 3.6 3.6 ― 0.8 70 外部基準電圧 Vrefex DVDD＝AVDD＝3.3V, Ta＝25℃ ― 1.25 ― V DA電流セッティング抵抗 Riadj （*2） ― 385 ― Ω DA出力負荷抵抗 RL （*3） ― 75 ― Ω "H"レベル入力電圧 動作温度2 Ta2 DVDD＝AVDD＝3.3V DA出力負荷＝37.5W 0 25 65 ℃ （*1） DVDDとAVDDの電圧は同電位を供給して下さい。 （*2） 出力電流調整には500Ω程度のボリューム抵抗の使用を推奨します。DAコンバータアナログ出力を 37.5Ω負荷で終端する場合、Riadj≒192Ω。 （*3） Riadjが推奨条件（＝385Ω）時の値を示します。

n

_{電気的特性}

l_直流特性 項  目 記号 VOH 条  件 IOH＝−4mA（*1） IOL＝4mA（*1） Typ. ― 単位 "L"レベル出力電圧 VOL IOL＝6mA（*2） ― V Min. 0.7VDD ― Max. ― 0.4 "H"レベル出力電圧 V 入力リーク電流 II VI＝GND∼DVDD −10 ― ＋10 mA 出力リーク電流 IO VI＝GND∼DVDD（*3） −10 ― ＋10 mA 電源電流（動作時） IDDO ― 120 140 mA 電源電流（静止時） IDDS RESET＿L＝"L" 60 mA ― 65

I2_{C-bus SDA出力電圧 SDAVL Low level, IOL＝3mA 0 ― 0.4 V}

I2_{C-bus SDA出力電流 SDAIO During Acknowledge 3 ― ― mA}

（Ta＝0∼70℃、DVDD＝3.3V±0.3V、AVDD＝3.3V±0.3V） 内部基準電圧 Vrefin ― ― 1.25 ― V DA出力負荷抵抗 RL ― 75 Ω 積分直線性 SINL ― ±2 LSB 微分直線性 SDNL ― ±1 LSB ― CLKX2＝0MHz

電源電流（Sleep mode） IDDSM SEL2＝"H" 0.03 0.05 0.5 mA

（*1） VSYNC_L, HSYNC_L, CD[7:0] （*2） CLKX1O

（*3） SDA

l_交流特性

項  目 記号 条  件 Min. Typ. Max. 単位

（Ta＝0∼70℃、DVDD＝3.3V±0.3V、AVDD＝3.3V±0.3V）

CLKX2 Cycle Time TS ─ ─ 37.0 ─ ns

Input Data Setup Time Input Data Hold Time Output-Delay Time CLKX1O Delay Time

ts1 th1 td1 td2 ─ 7 ─ ─ ns ─ 5 ─ ─ ns ─ 5 ─ 25 ns ─ 5 ─ 25 ns

I2_{C-bus Clock Cycle Time tC_SCL Rpull_up＝4.7kW 200 ─ ─ ns}

I2_{C-bus High Level Cycle tH_SCL 100 ─ ─ ns}

I2_{C-bus Low Level Cycle t}

L_SCL Rpull_up＝4.7kW 100 ─ ─ ns

n

_{入出力タイミング}

l_I2_{C-busインタフェース入出力タイミング} 以下にI2_{C-busインタフェースの基本入出力タイミングを示します。} I2_{C-bus基本入出力タイミング} 1 2 7 8 9 ACK 1 2 3-8 9 ACK S Start Condition P Stop Condition Data Line Stable: Data Valid Change of Data Allowed

SCL SDA MSB tC_SCL tL_SCL tH_SCL CLKX2 HSYNC_L, VSYNC_L, BLANK_L, YD, CD, MS, MODE, OLR, OLG, OLB, OLC

HSYNC_L, VSYNC_L ,
 CLKX1O TS th1 td1 td2 ts1 Invalid data valid data 入力タイミング 出力タイミング

n

_{各ブロックの機能説明}

1. Prologue Block

ITU Rec.656フォーマットの入力データは輝度（Y）・色差信号（Cb & Cr）に分離され、また、同 期信号HSYNC_L, VSYNC_L, BLANK_Lに関する情報の生成も行います。

27MHz YCbCr（8bit入力）フォーマットの入力データは輝度・色差信号（Cb & Cr）に分離されま す。 13.5MHz YCbCr（16bit入力）フォーマットの入力データは色差信号をCbとCrに分離します。処理さ れた入力データのうち、有効画素データとして扱われるデータ以外の輝度および色差信号は、それぞ れ、8'h10, 8'h80に置き換えられます。 2. Y Limiter Block 輝度入力信号のリミッターで、ITU601規格の規定範囲外の入力信号に対して下限のみクリッピング 処理を行うブロックです。 ・YD＜16の時、YD＝16に制限します。 ・有効画素期間中に入力された輝度信号YD＝255の時、YD＝254に制限します。それ以外の時は、そ のまま次の処理へ信号を渡します。 3. C Limiter Block 色差信号のリミッターで、ITU601規格の規定以外の入力信号に対して上下クリッピング処理を行う ブロックです。 有効画素期間中にCD＝0が入力された場合、CD＝1 有効画素期間中にCD＝255が入力された場合、CD＝254 l_{Y Level Converter} ITU-601規格の輝度信号レベルから、DACのディジタル入力レベルに変換するブロックです。 l_{U Level Converter} ITU-601規格の色差信号レベルから、DACのディジタル入力レベルに変換するブロックです。 l_{V Level Converter} ITU-601規格の色差信号レベルから、DACのディジタル入力レベルに変換するブロックです。 l_{YUV Color Generator}

オーバーレイカラー信号OLR、OLG、OLBから輝度、色差信号を作成するブロックです。 コントロール信号（CR［2：0］）によって、出力内容（オーバレイまたはカラーバー）と出力レベ ル（100％、75％、50％、25％）を選択できます。

l_{Overlay Control}

入力画像データ信号とYUV Color Generator出力信号のうちどちらが有効であるかを選択するブロッ クです。

コントロール信号（OLC、CR［2］）との関係は次のようになっています。（X : don't care）

CR［2］＝1、OLC＝X カラーバー信号（YUV Color Generator出力信号）を選択

CR［2］＝0、OLC＝1 オーバレイ信号（YUV Color Generator出力信号）を選択

CR［2］＝0、OLC＝0 入力画像データ信号を選択

l_{Black & Blank Pedestal}

入力輝度信号に対して、輝度側の同期信号を付加するブロックです。 l_{Interpolator＋LPF} 入力色差信号に対して、Interpolationによるデータ補間、および、LPFによる高周波成分の除去を実 行するブロックです。 l_I2_{C Control Logic} Philips社I2_{Cによるシリアルインタフェースブロックです。} マスター側から、内部レジスタMR、CRの設定が可能です。

内部レジスタへの書き込みはMR［2］（Black level control）とCR［1：0］（Overlay level）を除いたも

のについては、書き込んだ内容が即座に内部レジスタに設定されます。

MR［2］とCR［1：0］については、書き込んだ内容が内部レジスタに設定されるのは、垂直ブラン キング期間に行われます。

l_{Sync Generator & Timing Controller}

このブロックは同期信号とコントロール信号を発生するブロックです。

外部同期を行うスレーブモードと同期信号を内部生成するマスターモードで動作します。 l_{Color Burst Generator}

バースト信号の振幅のU成分、V成分を発生するブロックです。 l_{Subcarrier Generator} カラーサブキャリアを発生するブロックです。 l_{Interpolation Filter（IPF）} CLKX1で変調処理を行った輝度信号、色差信号に対して、CLKX1の2倍の速度のCLKX2でアップサ ンプリングを行うブロックです。その過程で補間処理を行います。

l_{Closed Caption Block}

クローズドキャプション用の信号を生成するブロックです。 l_{Anticopy Function Block}

n

_{入力データフォーマット}

入力レベルはITU601で規定されている信号が入力されます。 規定範囲外のレベルの信号が入力された場合は、輝度信号は16∼254に、色差信号は1∼254にクリッ ピングされます。 また、内部レジスタの設定により、色差信号については入力フォーマットとして、Offset binary, 2's complement形式が選択できます。 235 16 Y data Digital Level 100％ White level Black Level 240（112） 16（–112） C data 入力輝度信号レベル 入力色差信号レベル Digital Level 128（0） 4:2:2サンプリング，8bit Y/8bit CbCr入力時 l_{基本画素のサンプリング比} 4:2:2に対応しています。 YD Y1 Y2 Y3 Y4 Y5 Y6 CLKX1 CD Cb1 Cr1 Cb3 Cr3 Cb5 Cr5

n

_{入力タイミング1（ITUR656入力時）}

入力データは、クロックの立ち上がりエッジで内部に取り込まれます。 入力タイミング

n

_{ブランク信号と入力画像データの関係}

ブランク信号はITU Rec.656規格対応の入力データによって生成されます。 入力画像データは、このブランク信号がHighの時有効画像データとして扱われます。 CLKX2 don't care VALID DATA don't care

SAV(1st) SAV(2nd) SAV(3rd) SAV(4th) Cb0 Y00 Cr0 Y01 Cb1 Y10 Cr1 Y11 EAV(1st) EAV(2nd) EAV(3rd) EAV(4th)

DATA CLKX1O OLR, OLG, OLB, OLC

n

_{データの有効範囲}

ディジタルデータはITU Rec.656規格によって、SAV（第4 word）直後から、EAVから固定値分手 前までのデータを有効画素データとして扱います。 次の図は、ITU Rec.656フォーマットの入力データとエンコーダ内部で処理された同期信号、輝度・ 色差信号との関係を表した図です。 入力データと同期信号、輝度・色差信号の関係 Y00 8'h10 入力データから分割された

輝度信号 Y01 Y10 Y11 8'h10

EAV

ITU Rec.656対応入力データ

注）括弧の中の値はPAL動作時の値です。

Cb0, Y00, Cr0, Y01, Cb1, Y10, Cr1, Y11....

水平・垂直ブランキング期間 を保証するために内部生成し ているBLANK_L Cb0 8'h80 入力データから分割された 色差信号 コンポジット信号 Cr0 Cb1 Cr1 8'h80 711Tclkx1 (702Tclkx1) 20Tclkx1 (20Tclkx1) 127Tclkx1 (142Tclkx1) 1H 入力データより生成される 同期信号BLANK_L 711Tclkx1 (702Tclkx1) 20Tclkx1 (20Tclkx1) 127Tclkx1 (142Tclkx1) 9Tclkx1 (16Tclkx1) 入力データより生成される 同期信号HSYNC_L 63Tclkx1 (63Tclkx1) <Normal> 67Tclkx1 (67Tclkx1) <Colorstripe> 4Tclkx1 (4Tclkx1) 入力信号より生成される 同期信号VSYNC_L (1/2H) 1/2H 入力データより生成される 同期信号VSYNC_L (0H) 11Tclkx1 (4Tclkx1) 4Tclkx2 1716Tclkx2 (NTSC)/1728clkx2 (PAL) 1440T (NTSC/PAL) 136Tclkx1 (146Tclkx1) SAV 4Tclkx2 EAV

n

_{クロックタイミング2（8bit Y/8bit CbCr入力時）}

l_{入力データタイミング} 入力データ、及び同期信号は、CLKX2の立ち上がりでエンコーダ内部に取り込まれます。 入力画像データは、HSYNC_Lの立ち下がりからtSTART時間経過後から有効画素データとして扱われ ます。 この時、最初の入力色差データ信号はCbであるとして処理されます。

don't care don't care

YD, CD, OLR, OLB, OLG, OLC HSYNC_L CLKX2 BLANK_L tSTART tACT ts1 th1 VALID DATA ACTIVE VIDEO LINE

ビデオデータ入力タイミング 但し、入力データが有効画素データとして認識されるのは、tACT期間において、入力信号BLANK_L がHighの場合です。 しかし、BLANK_Lがブランキング期間中にHighとなっていても、内部ではブランキング期間を保 証する処理を行っているので、ブランキング期間中に入力データが有効画素として出力されることは ありません。 マスターモードとスレーブモードではtSTARTの値が若干異なります。以下にtSTARTの値を示しま す。 YCbCr形式入力モードでは8bit（Y）＋8bit（CbCr）、8bit（YCbCr）モードに関わらず、tSTARTの値 は同一です。 動作モード ITU 601 NTSC ITU 601 PAL マスタモード時 tSTA(Ts) 250 280 動作モード ITU 601 NTSC ITU 601 PAL スレーブモード時 tSTA(Ts) 260 290 tSTA−tS1＝tSTARTとなります。

l_{BLANK_Lが入力された場合の入力タイミング規定}

l_{HSYNC_Lに対する入力データのタイミング規定}

CLKX2 CLKX1O HSYNC_L

OLR,OLG, OLB, OLC YD

Invalid Data Invalid Data

Invalid Data Valid Data

Invalid Data Cb0 Y00 Cr0 Y01 Cb1 Y10

tSTART tACT CLKX2 BLANK_L YD Cb0 Y00 Cr0 Y01 Cb1 CLKX2 CLKX1O HSYNC_L

OLR,OLG, OLB, OLC

CD

Invalid Data

Invalid Data

Invalid Data Valid Data

Invalid Data Cb0 Cr0 Cb1

YD Invalid Data Invalid Data Y0 Y1 Y2

tSTART tACT CLKX2 BLANK_L YD Y0 Y1 Y2 CD Cb0 Cr0 Cb1 l_{HSYNC_Lに対する入力データのタイミング規定} l_{BLANK_Lが入力された場合の入力タイミング規定} 27MHz YCbCr形式の入力タイミング

l_{内部同期出力タイミング} マスターモード時のHSYNC_L、VSYNC_Lの出力タイミングは以下のとおりです。 td1 td1 CLKX2 HSYNC_L VSYNC_L 内部同期HSYNC_L、VSYNC_L出力タイミング YA VSYNC_L 523 524 525 1 2 3 4 5 6 7 17 18 内部同期VSYNC_L出力タイミング

n

_{出力フォーマット}

タイミングはITU624規格に準拠します。NTSC方式では内部レジスタの設定によって、Setup Level の有無を選択できます。また、PAL方式では、Setup Levelは存在しません。 DAC入力端子でのデータレベル 100％輝度順カラーバーを入力した時の出力内容を以下に示します。 図で示すような、変調レベルをそれぞれのDACの入力端子へ出力します。 –20 0 7.511 20 30 41 59 70 89 100 133 –40 114 224 266 285 338 390 450 549 610 715 775 957 4

DAC data Lumi (IRE) Composite Wave Form (NTSC)

White YellowCyan GreenMagenta Red Blue Black

0 11 30 41 59 70 89 100 –40 224 285 390 450 549 610 715 775 4

DAC data Lumi (IRE)

White Yellow Cyan Green Magenta Red Blue Black Y Wave Form (NTSC) –20 0 –59 –63 20 44 59 63 –44 402 512 188 166 622 754 836 858 270

DAC data Lumi (IRE)

Yellow

Cyan Green Magenta Red Blue

Color Burst C Wave Form (NTSC)

NTSC Y信号出力（Setup 0）

0 11 30 41 59 70 89 100 –43 241 302 406 467 566 627 731 792 4

DAC data Lumi (IRE)

White Yellow Cyan Green Magenta Red Blue Black Y Wave Form (PAL)

–21.5 0 11 21.5 30 41 59 70 89 100 133 –43 123 241 302 359 406 467 566 627 731 792 973 4

DAC data Lumi (IRE)

White YellowCyan GreenMagenta Red Blue Black Composite Wave Form (PAL)

PAL Composite信号

–21.5 0 –59 –63 21.5 44 59 63 –44 394 512 188 166 630 754 836 858 270

DAC data Lumi (IRE)

Yellow

Cyan Green Magenta Red Blue

Color Burst C Wave Form (PAL)

NTSC方式（Interlaced）

259 260 261 262 263 1 2 3 4 5 6 7 8 17 18 19 Field 1

Reference sub-carrier phase NEGATIVE HALF CYCLE Burst relative 180° to B-Y axis

POSITIVE HALF CYCLE Burst relative 180° to B-Y axis

A B C

D

E

259 260 261 262 263 1 2 3 4 5 6 7 8 17 18 19 Field 2

Reference sub-carrier phase

A B C

D

E

259 260 261 262 263 1 2 3 4 5 6 7 8 17 18 19 Field 3

Reference sub-carrier phase

A B C

D

E

259 260 261 262 263 1 2 3 4 5 6 7 8 17 18 19 Field 4

Reference sub-carrier phase

A B C

D

E

期間

Odd field（Even field） 259.5∼262.5H 1∼3H 4∼6H 1∼6,259.5∼262.5H 1∼17,259.5∼262.5H 名称 第一等化パルス期間（3H） 垂直同期期間（3H） 第二等化パルス期間（3H） バースト休止期間 垂直ブランキング期間（20H） 記号 A B C D E 出力タイミング（Interlaced NTSC）

NTSC方式（Non-Interlaced）

260 261 262 1 2 3 4 5 6 7 8 17 18 19 Continuous Odd Field

Reference sub-carrier phase

NEGATIVE HALF CYCLE Burst relative 180° to B-Y axis

POSITIVE HALF CYCLE Burst relative 180° to B-Y axis

A B C

D

E

260 261 262 1 2 3 4 5 6 7 8 17 18 19 Reference sub-carrier phase

A B C

D

E

260 261 262 1 2 3 4 5 6 7 8 17 18 19

Continuous Even Field

Reference sub-carrier phase

A B C

D

E

260 261 262 1 2 3 4 5 6 7 8 17 18 19 Reference sub-carrier phase

A B C D E 出力タイミング（Non-Interlaced NTSC） 期間 奇数・偶数フィールド連続 261∼262H 1∼3H 4∼6H 261∼6H 261∼17H 名称 第一等化パルス期間（2H） 垂直同期期間（3H） 第二等化パルス期間（2H） バースト休止期間 垂直ブランキング期間（19H） 記号 A B C D E

PAL方式（Interlaced）

309 310 311 312 313 1 2 3 4 5 6 7 8 23 24 25 Field 1,5 Burst phase +135° +V Burst phase -135° -V A B C D E Field 2,6 309 310 311 312 313 1 2 3 4 5 6 7 8 23 24 25 A B C D E 309 310 311 312 313 1 2 3 4 5 6 7 8 23 24 25 Field 3,7 A B C D E Field 4,8 309 310 311 312 313 1 2 3 4 5 6 7 8 23 24 25 A B C D E 出力タイミング（Interlaced PAL） 期間 Field 1,5 311∼312.5H 1∼2.5H 2.5∼5H 1∼6,310∼312.5H 1∼22.5,311∼312.5H 名称 第一等化パルス期間（2.5H） 垂直同期期間（2.5H） 第二等化パルス期間（2.5H） バースト休止期間 垂直ブランキング期間（25H） 記号 A B C D E Field 3,7 311∼312.5H 1∼2.5H 2.5∼5H 1∼5,311∼312.5H 1∼22.5,311∼312.5H Field 2,6 311∼312.5H 1∼2.5H 2.5∼5H 1∼5.5,308.5∼312.5H 1∼22.5,311∼312.5H Field 4,8 311∼312.5H 1∼2.5H 2.5∼5H 1∼6.5,309.5∼312.5H 1∼22.5,311∼312.5H

PAL方式（Non-Interlaced）

310 311 312 1 2 3 4 5 6 7 8 23 24 25 Continuous Odd Field

Burst phase +135° +V Burst phase -135° -V A B C D E 309 310 311 312 1 2 3 4 5 6 7 8 23 24 25 A B C D E 309 310 311 312 1 2 3 4 5 6 7 8 23 24 25 Continuous Even Field

A B C D E 309 310 311 312 1 2 3 4 5 6 7 8 23 24 25 A B C D E 309 出力タイミング（Non-Interlaced PAL） 期間 奇数・偶数フィールド連続 311∼312H 1∼2.5H 2.5∼5H 311∼6H 311∼22H 名称 第一等化パルス期間（2H） 垂直同期期間（2.5H） 第二等化パルス期間（2.5H） バースト休止期間 垂直ブランキング期間（24H） 記号 A B C D E

＜等化パルス・垂直同期期間＞ 1H 1）水平同期パルス幅 2）バースト信号出力期間 3）バースト信号スタート 4）水平ブランキング期間（フロントポーチを除く） 5）フロントポーチスタート （1）synchronizing level （2）(synchronizing＋blanking level)*(1/3) （3）(synchronizing＋blanking level)*(2/3) （4）blanking level

（5）peak to peak value of burst （4） （3） （5）  1）  2）  3）  4）  5） （2） （1） ＜水平ブランキング期間＞ 水平ブランキング期間の設定内容（Tsは各モードのサンプリングクロック周期） ITU601 NTSC ITU601 PAL  1） 63Ts 63Ts  2） 31Ts 31Ts  3） 71Ts 75Ts  4） 127Ts 142Ts  5） 838Ts 844Ts Total dots/1H 858 864 1/2H 1/2H 1）等化パルス幅 2）垂直同期パルス幅 3）セレーション （1）blanking level （2）(synchronizing＋blanking level)*(2/3) （3）(synchronizing＋blanking level)*(1/3) （4）synchronizing level 等化パルス・垂直同期期間の設定内容 （Tsは各モードのサンプリングクロック周期） ITU601 NTSC ITU601 PAL  1） 31Ts 32Ts  2） 365Ts 369Ts  3） 64Ts 63Ts 1/2H 429Ts 432Ts （4） （3） （2） （1）  1）  2）  3） EQUAL

l_{Setup levelの設定} NTSC方式が選択されている場合は、レジスターの設定で2種類のセットアップレベルを選択できま す。 セットアップレベル0の場合は、Black-White間は100IREとなり、セットアップ7.5IREの場合は Black-White間は92.5IREとなります。ただし、このセットアップ設定機能は、NTSCモードでのみ有効 であり、PALモードでは無効となります。 l_{カラーバー生成機能} 内部レジスターの設定により25％, 50％, 75％, 100％輝度順カラーバーの4種類を出力します。カラー バーの各色の出力タイミングは次の図の通りです。 White  1）  2）  3）  4）  5）  6）  7）

Yellow Cyan Green

MagentaRed Blue Black

カラーバー各色出力タイミング ITU601 NTSC ITU601 PAL 1H 858Ts 864Ts  7） 750Ts 757Ts  6） 661Ts 670Ts  5） 572Ts 582Ts  4） 483Ts 494Ts  3） 394Ts 406Ts  2） 305Ts 318Ts  1） 216Ts 230Ts hblank 127Ts 142Ts 動作モード （Tsはサンプリングクロック周期） カラーバー出力タイミング設定内容

n

_I

2

_{Cバス・フォーマット}

以下に本ICのI2_{C-busインタフェースの入力フォーマットを示します。} 上記のようにあるサブアドレスから連続するサブアドレスでデータの読み出しおよび書き込みが可 能です。また、不連続サブアドレスへの読み出しおよび書き込みは上記のData 0のあとにアクノリッ ジ、ストップ条件の入力フォーマットを繰り返して行ないます。 以下の様な場合、EncoderはA（アクノリッジ）を返しません。  ・スレーブアドレスが一致しない場合  ・存在しないSub Addressが指定された場合  ・レジスタのリード／ライト属性とX（リード：1／ライト：0 コントロールビット）が一致しな い場合 入力タイミングを以下に示します。 S Slave Address A Subaddress Data n 内容 スタート条件 スレーブアドレス1000100X（ADRS端子：0）or 1000110X（ADRS端子：1） アクノリッジ。スレーブが発生させる サブアドレスバイト データバイトストップ条件までデータバイトとアクノリッジが継続する 記号 Slave Address S A Subaddress A Data 0 A ... P ストップ条件 Data n A P ただし、8bit目はR (1)／W (0)信号 I2_{C-bus基本入出力タイミング} 1 2 7 8 9 ACK 1 2 3-8 9 ACK S Start Condition P Stop Condition Data Line Stable: Data Valid Change of Data Allowed

SCL

SDA MSB

n

_{クローズドキャプション機能}

NC1規格に基づいたクローズドキャプション機能が使用可能です。 それぞれのラインのキャプション情報は、503kHzで同期した26サイクルの信号として多重化されま す。各サイクルの説明は以下の通りです。 1∼7サイクル クロック・ラン・イン期間 キャプションデータがキャプション情報と 同期を取る為の7周期のクロック信号。 8∼10サイクル スタートコード 論理レベル"001"の固定信号 11∼26サイクル キャプション情報 ビット 0 - 6 のアスキーコードと、ビット 7ODDパリティビットの組み合わせで2組（2 バイト）の多重情報。 11∼18サイクルでFirst Byteを、19∼26サイ クルでSecond ByteをLSB Firstで多重。 クローズドキャプション機能によるデータが多重された場合の出力タイミングを以下に示します。 1 Clock Run in  13.9µs Cycle 50IRE 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 50IRE 20IRE –40IRE 0IRE 10.0µs Start Code 6.0µs 16-bit Information Transition time  31.8µs  61.7µs Caption signal Transition time 遷移時間：ns 50％ 100％

n

_{内部レジスタ}

Anticopy機能用のレジスタ（ID number）とクローズドキャプション用のレジスタ（CCSTAT）は読 み出し専用です。 ID numberを除くその他のレジスタは書き込み専用です。 以下に内部レジスタの内容について示します。（*印のついた値はDefaultで設定される内容です。） レジスタ名 R/W サブ アドレス デフォ ルト値 設定項目 設定内容 MR (Mode register) Write Only 00 00 MR[4] Override 外部端子と内部レジスタの設定内容の切 り替え（動作モードに関して） *0 : 外部端子の設定内容が有効 1 : 内部レジスタの設定内容が有効 MR[3] Chroma format 色差信号の入力フォーマット *0 : Offset binary 1 : 2's complement

MR[2] Black level control Black levelの設定（setup）

注）NTSC方式の場合のみ有効 *0 : Black level 0IRE 1 : Black level 7.5IRE

MR[0] Video mode select 動作モード切り替え

*0 : ITU601 NTSC 1 : ITU601 PAL CR (Command Register) Write Only 01 03 CR[4] Undefine CR[3] Interlace 走査方法 *0 : Interlace 1 : Non-Interlace CR[1:0] Overlay level オーバーレイ信号、調整用輝度順カラー バーの出力レベル制御 MR[1] Master/Slave マスタ／スレーブ動作の切り替え *0 : Slave 1 : Master CR[2] Color bar 調整用輝度順カラーバーの出力制御 *0 : 入力画像データorオーバーレイデータ 1 : 輝度順カラーバー 100％ 75％ 50％ 25％ *00 : 01 : 10 : 11 : （注1） （注1） MR[4]の設定により内部レジスタ有効に設定する場合は、外部端子MODEの設定も内部レジスタ と同じ設定にして、使用して下さい。

レジスタ名 R/W サブ アドレス デフォ ルト値 設定項目 設定内容 CCODT0 Write Only

04 00 CCODT0[7:0] 1st byte of C.C. data, ODD field 奇数フィールドの1バイト目のクローズド キャプションデータ

CCODT1 Write

Only

05 00 CCODT1[7:0] 2nd byte of C.C. data, ODD field 奇数フィールドの2バイト目のクローズド キャプションデータ

CCEDT0 Write

Only

06 00 CCEDT0[7:0] 1st byte of C.C. data, EVEN field 偶数フィールドの1バイト目のクローズド キャプションデータ

CCEDT1 Write

Only

07 00 CCEDT1[7:0] 2nd byte of C.C. data, EVEN field 偶数フィールドの2バイト目のクローズド キャプションデータ

CCSTAT Read

Only

08 00 CCSTAT[0] Odd field C.C. status 奇数フィールドの状態

*0 : CCODT0、CCODT1書き込み終了 1 : ODD Field C.C. bytes ENCODE終了

CCSTAT[1] Odd field C.C. status 偶数フィールドの状態

*0 : CCEDT0、CCEDT1書き込み終了 1 : EVEN Field C.C. bytes ENCODE終了

CCEN Write

Only

02 00 CCEN[1:0] Closed Caption Enable クローズドキャプション機能のon/off制御

*0 : C.C. encoding off 1 : Odd field encoding on 2 : Even field encoding on 3 : Both field encoding on

CCLN Write

Only

03 11 CCLN[4:0] Closed Caption Line Number クローズドキャプションデータを挿入す

るライン番号の設定 NTSC : CCLN＋4 PAL : CCLN＋1

n

_{端子制御による動作モード設定}

TEST1, SEL1, SEL2, CLKSEL, MSによるそれぞれの制御内容は以下のとおりです。

TEST1 0：通常動作 1：テストモード

SEL1 0：通常動作 1：Sleepモード

SEL2 0：ITU Rec. 656 1：Y Cb Cr

CLKSEL 0：27MHz 1：13.5MHz

MS 0：Slave 1：Master

TEST1 SEL1 SEL2 CLKSEL MS 動作モード

0 0 0 0 0 ITUR656 Slave 0 0 0 1 0 13.5MHz YCbCr Slave 0 0 0 1 1 13.5MHz YCbCr Master 0 0 1 0 0 27MHz YCbCr Slave 0 0 1 0 1 27MHz YCbCr Master 0 1 x x x Sleep Mode

n

_{フィルタ特性}

色信号処理に用いているLPFおよびUp Sampling処理に用いているInterpolation Filterの特性を示しま す。 l_{422色信号用LPF} 特性はクロック周波数13.5MHzの場合を示します。 −100 −80 −60 −40 −20 0 0 2 4 6 8 10 12 14

Up Sampling Filter Frequency Characteristic

Level [dB] −100 −80 −60 −40 −20 0 0 1 2 3 4 5 6 7

422 Interpolation + LPF Frequency Characteristic

Frequency [MHz]

Level [dB]

l_{Interpolation Filter}

n

_{応用回路例}

アナログ出力部推奨回路 150W 3.6mH 164pF OUTPUT YA CA CVBSO 150W 164pF 0.1mF 0.1mF 75W 560W 560W –AVCC +AVCC 1000mF + + – ：LPF（東光製621LJN-1471を推奨） CLKSEL SEL1 DIP SW OLR OLG OLB OLC Overlay Controller BLANK_L HSYNC_L VSYNC_L CLKX1O CD[7:0] CD[7:0] YD[7:0] YD[7:0] MSM7653 CLKX2 VREF FS COMP YA LPF AMP R1 CVBSO LPF AMP R1 CA LPF AMP R1 CC＝0.1µF RC SCL SDA I2_C Controller RL RL 5V or 3.3V DV DD 3.3V AV DD 3.3V 5V or 3.3V 3.3V DGND AGND OUTSEL MODE MS SEL2 RC＝500Ω VR Typ. 1.25V

n

_{パッケージ外形図}

（単位：mm） 56ピンプラスチックQFP

東 京 都 港 区 芝 浦 4 丁 目 1 0 番 3 号 （ 本 社 別 館 ） 仙 台 市 青 葉 区 一 番 町 3 丁 目 1 番 1 号 （ 仙 台 富 士 ビ ル ） 松 本 市 深 志 2 丁 目 5 番 2 号 （ 松 本 県 信 東 邦 生 命 ビ ル ） 名 古 屋 市 中 区 錦 1 丁 目 1 1 番 2 0 号 （ 大 永 ビ ル ） 金 沢 市 片 町 1 丁 目 5 番 2 0 号 （ 金 沢 福 井 ビ ル ） 大 阪 市 中 央 区 今 橋 4 丁 目 2 番 1 号 （ 大 阪 富 士 ビ ル ） 広 島 市 中 区 八 丁 堀 1 5 番 1 0 号 （ セ ン ト ラ ル ビ ル ） 高 松 市 番 町 1 丁 目 7 番 5 号 （ 安 田 生 命 高 松 ビ ル ） デバイス営業本部

¡

本 社 別 館 東 北 支 社 松 本 支 店 中 部 支 社 北 陸 支 社 関 西 支 社 中 国 支 社 四 国 支 社 お 問 い 合 せ 先 1.  本書に記載された内容は、製品改善及び技術改良等により将来予告なしに変更することがありま す。したがって、ご使用の際には、その情報が最新のものであることをご確認ください。 2.  本書に記載された動作概要及び応用回路例は、本製品の標準的な動作や使い方を説明するためのも のです。したがって、実際に本製品を使用される場合には、外部諸条件を考慮のうえ回路・実装設計 をしてください。 3.  設計に際しましては、最大定格、動作電源電圧範囲、放熱特性など保証範囲内でお使いください。 保証値を超えての使用など本製品の誤った使用または不適切な使用等に起因する本製品の具体的な運 用結果につきましては、当社は責任を負いかねますのでご了承ください。 4.  本製品及び本書に記載された情報や図面等の使用に関して、当社は、第三者の工業所有権・知的所 有権及びその他の権利に対する保証または実施権の許諾を行うものではありません。したがって、そ の使用に起因する第三者の権利侵害に対し、当社は責任を負いかねますのでご了承ください。 5.  当社は品質、信頼性の向上に努めておりますが、部品の性格上、ある確率の欠陥、故障が不可避だ と考えられます。当社製品をお使いの場合には、この様な故障が生じましても直接人命を脅かした り、身体または財産に危害を生じさせないよう、装置やシステム上で十分な安全設計をお願いしま す。 6.  本書記載の製品は、一般電子機器（事務機器、通信機器、計測機器、家電製品など）に使用される ことを意図しております。特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かした り、身体または財産に危害を及ぼす恐れのある装置やシステム（交通機器、安全装置、航空・宇宙機 器、原子力制御、生命維持装置を含む医療機器など）に使用をお考えのお客様は、必ず事前に当社販 売窓口までご相談願います。 7.  本書に記載された製品には、「外国為替及び外国貿易管理法」に基づく戦略物資等に該当するもの があります。したがって、該当製品またはその一部を輸出する場合には、同法に基づく日本国政府の 輸出許可が必要となりますので、その申請手続きをお取りください。 8.  本書に記載された内容を、当社に無断で転載または複製することはご遠慮ください。 Copyright 1999 OKI ELECTRIC INDUSTRY CO., LTD. 東 京（ 0 3 ）5 4 4 5 - 6 0 2 7 F A X （ 0 3 ）5 4 4 5 - 6 0 5 9 仙 台（022）225-6601（代） 松 本（0263）36-7951（代） 名古屋（052）201-7001（代） 金 沢（0762）22-2600（代） 大 阪（0 6 ）2 2 6 - 1 3 2 5（代） 広 島（082）221-2211（代） 高 松（087）822-1312（代） 〒108-8551 〒980-0811 〒390-0815 〒460-0003 〒920-0981 〒541-0042 〒730-0013 〒760-0017 （ダイヤルイン）