０８ 電界効果トランジスタ

電界効果トランジスタ ０８

（１）JFET

電子デバイス工学

接合形電界効果トランジスタ

Junction Field Effect Transistor: JFET

p⁺/n接合界面に形成される

空乏層幅をV

で制御（広げ たり・狭めたり）

ソース・ドレイン間の電流 の経路（チャネル）がV

で 制御される

 増幅効果

V_G, V_D

の印加の度合いに よって空乏層の幅が変わる

VD=0, VG=0 VD=0, VG<0

VD>0, VG<0 VD>0, VG<<0 VD>0, VG<<<0

VD=0, VG<<0

p+-type

p+-type n-type

VG

≦0

VD

W x y

z L

a

Source Drain

Depletion Layer Depletion Layer

Gate

Gate

Channel

JFETの電流・電圧特性（概要）

ソース・ドレイン間の電圧増加

途中までほぼリニアに増加

チャネルの縮小が顕著になるとその増加率が低下

チャネルが空乏層で閉じられる（ピンチオフという）

とほぼ一定（飽和）

p+-type

p+-type n-type

V_G≦0 V_D

W x y

z L

a

Source Drain

Depletion Layer Depletion Layer

Gate

Gate

Channel

VD VG

VD VG

VD VG

VD VG

VD VG

VD VG

VG

VD

VD VG

P P

VDSat 0 VD

-VDSat VDSat

VD VG

VD VG

P 0 VDSat VD-VDSat VD

P VD

P VDSat VD

VG

VD VG

P VDSat

VD

JFET の電流・電圧特性

空乏層の広がりとの関係

JFET の電流・電圧特性

チャネルがとぎれてもよいのか？

チャネル先端とドレインの間に空乏層 ピンチオフ以降

空乏層は高抵抗

Ｐから空乏層に注入された電子は，

その高電界で直ちにドレインへ

VDSat以上の電圧はほとんど空乏層にかかる

空乏層に高電界形成

VD VD VDSat VDSat

P

P P P

VD VD

S D

G

V(x)

x P P

理論解析

2 / 1

D Bi 0 S 2

/ 1

A D

D Bi 0

D S 2

1

1 2







≈ 









= +

qN V /N

N qN

W ε ε V ε ε

A

D N

N <<

ゲートのp

層のアクセプタ密度N

よって，pn接合のn形側に形成される空乏層の幅W

は，

無バイアス時のチャネルの幅

W_D

L a

p+

n

p+層があるため，もとの幅 a

よりも，空乏層

の幅 W

どれくらい狭くなる？

拡散電位V

は，次のようにN

を用いて表すことができる．

拡散電位V _Bi と不純物密度の関係



 

−

= kT

n qV

n_{p0 n0} exp ^Bi

i2 p0

p0p n

n =

A

p0 N

p =

D

n0 N

n =



 

−

= kT

N qV N

n _Bi

D A

i2 exp



 



=  ₂

i D

Bi ln A

n N N

q V kT

E_C

E_F E_V

拡散電位

V_D

ｎ形 ｐ形

n_p0=n_i²/p_p0 =n_i²/N_A

p_p0=N_A

n_n0=N_D

p_n0=n_i²/n_n0 =n_i²/N_D



 

−

= kT

p qV

p_{n0 p0} exp ^Bi

どちらを使ってもＯＫ

V_Bi

pn 接合の空乏層幅に関する 以前のスライドの復習

拡散電位の記号について．

FETについては，ドレインを意味するときの添え字として”D”を

使うので，拡散電位(Diffusion Potential)をV

とあらわすとドレイン電圧のV

と同

じになってしまう．そこで，拡散電位については，別名Built-in Potentialとも呼ば

れることから，V

とすることにする．

拡散電位 V _D と不純物密度の関係 に用いた以前のスライドの復習

拡散電位の記号について．

FETについては，ドレインを意味するときの添え字として”D”を

使うので，拡散電位(Diffusion Potential)をV

とあらわすとドレイン電圧のV

と同

じになってしまう．そこで，拡散電位については，別名Built-in Potentialとも呼ば

れることから，V

とすることにする．

ゲート電圧のみ印加

ドレイン電圧は少しだけ

(

)

L qN V

I_D = _Dµ_e δ × 2( − _D)

( ^断面積 )

×

= _e

e J

I

E qn

q

J_e = − Φ_e = µ_e

VG=0の時にチャネルを流れる電流

2 / 1

D Bi 0 D 2 S







= 

qN W ε ε V



 



=  ₂

i D

Bi ln A

n N N

q V kT

WD

L a

p+

n

VG=0

I_e

δV

VG<0の時にチャネルを流れる電流

W W

L a qN V

I_D = _Dµ_e δ 2( − _D)

2 / 1

D

G Bi

0

D 2 S ( )







 −

= qN

V W ε ε V



 



=  ₂

i D

Bi ln A

n N N

q V kT

負のV

が印加されることで

p⁺/n接合が逆バイアスになり

空乏層幅W

が広がる

VG

WD

L a

p+

n

VG<0

I_e

δV

VG<0なので，実際には

「ひく」ではなく，「たす」

チャネルが空乏層で閉じられるとき

（VD=0）

VG

W_D

L a

p+

n

VG=VTH

a V

qN V

W  =



 



 −

=

2 / 1 G Bi

D 0

D 2εSε ( )

0 S

D 2 Bi

TH 2ε ε

a V qN

V = −

VBi VP

ピンチオフ電圧

ドレイン電圧も

印加

ソースとドレインの間に電圧を印加

[

]

D 0

D( ) 2 S ( ) 

 



 − +

= V V V x

x qN

W ε ε

[ _{Bi G}] ^1/2

D 0 DS 2 S



 



 −

= V V

W qNε ε [ _{Bi G D}] ^1/2

D 0 DD 2 S



 



 − +

= V V V

W qNε ε

ソース側空乏層幅 ドレイン側空乏層幅

VG<0

V_D a

WD(x) x

y

V(x) x

VD

0 V(x)

WDD

WDS

ドレイン電圧とゲート電圧の両方の効果

 ｘの位置によって空乏層幅が異なる

VG

VG<0

V_D a

WD(x) x

y

dx

[a W x ]W N

q x x

R 2 ( )

) d ( d

D D

e −

= µ

微小区間x～x+dxの抵抗dR(x)は

[a W x ]W N

q I x

x R I

x V

) ( 2

d )

( d )

( d

D D

D e D

= −

=

µ

オームの法則より，

ソース・ドレイン間で積分すれば，

[V V V x ] V x I L

a qN W

N

q ^V _D

0

2 / 1 G

Bi D

0 D S

e

D 2 ( ) d ( )

2 =















 



 − +

∫

µ

[ ]

∫

∫

V

x I

x V x

W a W N q

0 D 0

D D

e ( ) d ( ) d

2 µ ^D

電流の導出（１／２）

( ) ( )

[ ]







 − + − − −

= _{D Bi G} ^3/2 _{Bi G} ^3/2

D 0 D S

max

D 2

3

2 V V V V V

qN V a

g

I ε ε

[ ] ( ) ^D

D

0 2 / 3 G Bi D

0 S 0

2 / 1 G

Bi D

0

S 2

3 2

2 ^V

V

V V qN V

aV V

d V

V qN V

a 



 



 − − +

 =















 



 − +

∫ − ^{ε ε ε ε}

L

aW N

g_{max =} 2qµ^{e D}

[V V V x ] dV x I L a qN

W N

q ^V _D

0

2 / 1 G

Bi D

0 D S

e

D 2 ( ) ( )

2 =















 



 − +

∫

µ

電流の導出（２／２）

VG

VG

VG<0

V_D a

x y

L

W_D(L)=a

( )



 



 −

−

=

−

−

=

0 S

D 2 Bi

G

G Bi

0 S

D 2 Dsat

2 2

ε ε ε

ε

a V qN

V

V a V

V qN

[V V V ] a

L qN

W  =



 



 − +

=

2 / 1 DSat G

Bi D

0 D( ) 2εSε

0 S

D 2 P 2ε ε

a

V = qN V_DSat =V_P −(V_Bi −V_G)

ピンチオフ時の電圧

ピンチオフ電圧V

を用いると，飽和時の電圧V

は，

( ) ( )

[ ]







 − + − − −

= _{DSat Bi G} ^3/2 _{Bi G} ^3/2

D 0 DSat S

max

DSat 2

3

2 V V V V V

qN V a

g

I ε ε

( _{Bi G})

P

Dsat V V V

V = − −

( )















 



 −

− +

−

=

2 / 3

P G Bi

P G P Bi

DSat 1 3 2

V V V

V V I V

I

[ ]

0 S

D 2 DSat

G Bi

P ^{V V V qN}2ε ε^a

V = − + =

L a N q I W

0 S

3 D2 e 2

P 3ε ε

= µ

ピンチオフ時の電流

をI

の式に代入して

ただし，

であることを用いれば，

( ) ( )

[ ]







 − + − − −

= _{D Bi G} ^3/2 _{Bi G} ^3/2

D 0 D S

max

D 2

3

2 V V V V V

qN V a

g

I ε ε

[ ] _P

0 S

D 2 DSat

G

Bi V V qN2 a V

V − + = ≡

ε ε



























 



 −

 −



 



 + −

−

=

2 / 3

P G Bi

2 / 3

P

G Bi

P D D

max

D 3

2

V V V

V

V V

V V V

g I

VPを用いたドレイン電流の式



























 



 −

 −



 



 + −

−

=

2 / 3

P G Bi

2 / 3

P

G Bi

P D D

max

D 3

2

V V V

V

V V

V V V

g I

JFETのV _D /I _D 特性

I_DSat

V_DSat

ピンチオフ

D 2 / 1

P G max Bi

G Bi 2 D

/ 1 P

2 / G 3 D Bi

max

2 / 3

G Bi 2 D

/ 1 P

2 / G 3 D Bi

max

2 / 3

P G Bi 2 / 3

P G Bi P D

D max D

1

2 1 1 3 3

) (

2

1 3 1

) (

2 3 2

V V V g V

V V

V V

V V V

g

V V

V V

V V V

g

V V V V

V V V V

V g I















 



 −

−

=







 



 



 −

+ −

− −

≈























  −



 



 + −

− −

=



























 



 −

 −



 



 + −

−

=

D 2 / 1

P G max Bi

D 1 V

V V g V

I 













 



 −

−

=

G Bi

D V V

V << −

I _D /V _D 特性の線形領域の近似式















 



 −

 −



 



 + −

∂ =

≡ ∂

=

2 / 1

P G Bi

2 / 1

P

G Bi

max D const.

G m D

D V

V V

V

V V

g V V

g I

V

トランス・コンダクタンス

( _{Bi G})^1/2

P1/2 max D

mLin 2V V V

g V

g = −















 



 −

−

=

2 / 1 P

G max Bi

mSat 1

V V g V

g

線形領域と飽和領域の

トランス・コンダクタンス

VDに依存 VDに依存しない

MES-FET

MES-FET

p+/nのn形側に形成される空乏層幅 ＝ ショットキー接触した半導体側の空乏層幅

ｎ形半導体の上にｐ＋層を形成する代わりに，

ｎ形半導体の上にショットキー接触を形成しても，

同じ幅の空乏層が形成される

 JFETと同じことができる

付録

VG=0.0V, VD=0V VG=0.2V, VD=0V VG=0.4V, VD=0V

VG=0.4V, VD=5V

VG=0.4V, VD=10V VG=0.2V, VD=10V

VG=0.2V, VD=5V VG=0.0V, VD=5V

VG=0.0V, VD=10V VG=0.8V, VD=10V

VG=0.8V, VD=5V VG=0.8V, VD=0V

JFETの空乏層のVG&VD依存性とピンチオフの様子

空乏層 Gate Gate

S D