はじめに、第１章pdf 最近の更新履歴 Hideo Fujiwara

高信頼化VLSI設計A

藤原秀雄

講義テーマ・概要

�システムの高信頼化を実現するための概念として 「フォールトトレランス(fault tolerance)」 「ディペンダビリティ(dependability)」 「テスト容易性(testability)」

などがあります

本講義では、そのうちの一つの概念、テスト容易性を取り上げ、 それに関連するテスト技術、テスト生成、故障シミュレーション、 テスト容易化設計、組込み自己テスト、などの基礎知識、ならび に専門知識を習得することを目的としています

��

教科書

藤原秀雄著_: タ 設計

工学図書_{, 2004}年 , 円 �

講義スケジュール（授業計画）

第１回  はじめに

第２回  ディジタルシステムの設計 第３回∼第４回  ゲート論理

第５回∼第６回  データパスの設計

第７回∼第８回  ディジタルシステムのテスト 第９回∼第１２回  テスト生成

第１２回∼第１５回 テスト容易化設計 第１６回 総合評価

評価基準・方法 レポート ３０％ 日常点  ７０％

学会

IEEE I i E i a a E i E i , I . �

�会員数�約 万人�

����ソサエティ数� 7�

����最大のソサエティ�C S i y�約 万人�

��

電子情報通信学会��約 万人�

�ソサエティ�

� �基礎境界�

� �通信�

� �エ クト ニクス�

� �情報システム�

��

�

情報処理学会��約 万人�

第１章 ディジタルシステムの設計

1.1 _{ディジタルシステム}

タ 散的 限値 信号 タ 信

号 処理 素子 相互 接続さ 構成さ 装置

代表的 し タ ン ュータ

科学技術や 工業 商業 使わ 大型 ン ュータ

個人用 パー ン ュータ

家電 自動車 携帯電話 電子機器 組 込

ＬＳＩ ンチップ)

1.1 _{ディジタルシステム}

パー ン ュータ う 汎用 ン ュータ

異 家電 自動車 携帯電話 各種 電子機器 組 込

制御用 ン ュータ う 特定用途向 ン

ュータ 組 込 組込 。emけeここeこ sとsっem)

う 組込 チップ １SI 大規模集積回路 し 実現さ 多く １SI あ い

ンチップ 。So（野 sとsっem-on-げhiた) 呼

1.1 _{ディジタルシステム}

１SI ンチップ

そ 用途 う 内蔵さ ン ュータ

実現さ 安価 要求さ

動作環境 様々 使わ 温度 電圧

動作条件 厳しく 消費電力 要求さ

さ 人間 直接関係 高い信頼性 タ

性 欠 い

費用 性能 消費電力 信頼性 制約 考慮し 最適

い 短期間 設計 要

1.1 _{ディジタルシステム}

半導体技術 進歩 設計さ １SI 規模や複雑度 飛躍 的 増大

低orこon 分. ２oore 発見し 法則 ー 法則 示 通

半導体 集積度 そ ８ヶ 倍 年 倍 勢い

拡大

技術進歩 今後当 続く 予測さ い

設計さ １SI 急 大規模化し 設計 益々困

解決 設計生産性 向上さ 必

要 あ 設計 生産性 向上さ いく 対策

考え

1.1 _{ディジタルシステム}

設計 生産性 向上さ 対策 ：

ン ュータ援用設計。（A）野 げomたつっer-aiこeこ こesign) 設計自動化。）A野 こesign aつっomaっion)

ン ュータ 活用し 設計自動化 設計 様々 工程 自動化し 最適 設計 高 求

人手 行う設計 ベ 抽象度 高い上 設計 ベ 引

上 大規模 容易 人手 設計

う

上 設計 ベ 設計自動化

1.1 _{ディジタルシステム}

設計 生産性 向上さ 対策 ：

設計 再利用

全体 設計 く 既 設計さ 部

品 再利用し 新 設計 部 少 くし 全

体 し 設計 高 化 設計生産性 向上さ

１SI う 部品 設計資産。IP野 inっeせせeげっつaせ たroたerっと) 呼

部品 く ーキ クチャ 枠組 含 再利用し う プ ッ ー ベー 設計

1.2 設計の流れと設計自動化

システム設計

設計：

設計 ーキ クチャ設計 いう

様

ハー 実現 部

実現 部

ハー ／ 協調設計

ハー う 動作 要求 決

そ 必要 構成 決定

動作 や

大 ーキ クチャ 決定

動作 （言語 記述

動作記述

機能設計

動作 実現

タ転送 ベ 。RT１)回路 設計

レジスタ転送レベル回路

タや演算器等 成

演算部 ータパ

演算部 制御

制御部 ン ー

限状態機械。切S２) 記述

entity gcd is

port ( clk : in bit; din : in bit; xin : in integer; yin : in integer; dout : out bit;

zout : out integer ); end gcd;

GCD _{システムの設計}

最大公約数 (GCD, greatest common divisor) を計算するシ テム

インタフ ー をハード ア記述言語VHDLで記述

GCD _{システムの設計}

最大公約数を計算する ア ゴ ム

GCD _{システムの設計}

動作記述をVHDLで記述

architecture behavior of gcd is begin

process

variable x, y : integer; begin

calculation : loop

wait until ((din ='1') and (clk = '1' and clk'event)); dout <= '0';

x := xin; y := yin;

while (x /= y ) loop if ( x < y )

then y := y - x; else x := x - y; end if;

end loop;

wait until ((din = '0') and (clk = '1' and clk'event)); dout <= '1';

zout <= x; end loop;

GCD _{システムの設計}

GCD _{システムの設計}

GCD _{システムの設計}

GCD _{システムの設計}

GCD _{システムの設計}

GCD _{システムの設計}

GCD _{システムの設計}

機能設計、高位合成

動作 実現

タ転送 ベ 。RT１)回路 設計

機能設計 行う設計自動化

高 合成。機能合成 動作合成 いう) 呼

動作記述 タ転送 ベ 回路記述

自動変換

タ転送 ベ 回路

論理設計、論理合成

論理設計

ータパ や ン ー

A３）や４R等 論理素子 ー や ップ ップ等 記憶素子

成 論理回路 変換

論理設計 行う設計自動化 論理合成 呼

タ転送 ベ 回路記述 ー ベ 回路記述

自動変換

レイアウト設計、自動配置配線

設計 １SI 実現

そ 製 プ い 必要

クパターン 設計

部品 １SI 配置 プ ン

部品 構成 各 ー 配置 そ 間 配線 決定

設計 設計自動化

自動配置配線 呼

設計検証

ュ ータ

ハー ／ 協調 ュ ータ

機能 ュ ータ

論理 ュ ータ 設計検証